budthuysan80
New Member
Download miễn phí Đề tài Lý thuyết chung về hệ thống điều khiển nhiều chiều
Phần I: 1
Lý thuyết chung về hệ thống điều khiển nhiều chiều 1
Chương 1: 1
Giới thiệu chung về hệ thống điều khiển nhiều chiều 1
1. Đối tượng nhiều chiều và phương pháp điều khiển 1
1.1. Đối tượng nhiều chiều 1
1.2. Phương pháp điều khiển đối tượng nhiều chiều 2
2. Hệ thống điều khiển nhiều chiều thí nghiệm 5
2.1. Đối tượng điều khiển nhiều chiều thí nghiệm 5
2.2. Hệ thống điều khiển nhiều chiều thí nghiệm 6
2.2.1. Nhiệt kế điện trở PT-100 8
2.2.2. Bộ chuyển đổi R/U 9
2.2.3. Thiết bị đo mức 13
2.2.4. Bộ chuyển đổi I/U 14
2.2.5. Bộ chuyển đổi U/I 16
2.2.6. Bộ chuyển đổi I/P 18
Chương 2: 20
Giới thiệu chung về card ghép nối MF604 20
1. Định địa chỉ card 21
2. Sơ đồ chân 22
3. Sử dụng MF604 trong điều khiển 24
3.1. Bộ biến đổi A/D 24
3.2. Bộ biến đổi D/A 25
3.3. Vào/ra số 26
3.4. Encoder 26
3.5. Timer/Counter 26
3.6. Thanh ghi IRQEN 27
Chương 3: 28
Mô hình toán học của đối tượng 28
1. Phương pháp giải tích 28
1.1. Cơ sở lý thuyết 28
1.2. Xây dựng mô hình toán học cho đối tượng thí nghiệm 28
1.2.1. Xây dựng mô hình toán học cho quá trình mức 28
1.2.2 Xây dựng mô hình toán học cho quá trình nhiệt độ 30
2. Phương pháp thực nghiệm 33
2.1. Cơ sở lý thuyết 33
2.1.1. Khi đầu vào là hàm bậc thang 34
2.1.2. Khi đầu vào là hàm xung 45
2.1.3. Khi đầu vào là hàm điều hòa 46
2.2. Tiến hành nhận dạng 46
2.2.1. Xác định các hàm truyền đạt W11(p) và W21(p) 48
2.2.2. Xác định các hàm truyền đạt W22(p) và W12(p) 51
Chương 4: 55
Xác định thông số tối ưu của bộ điều chỉnh 55
1. Chất lượng của quá trình điều chỉnh 55
1.1. Đánh giá chất lượng của hệ thống ở trạng thái xác lập 55
1.2. Chỉ tiêu chất lượng của hệ thống ở quá trình quá độ 56
1.3. Đánh giá chất lượng của hệ thống qua tiêu chuẩn tích phân 57
2. Các phương pháp xác định thông số tối ưu của bộ điều chỉnh 60
2.1. Phương pháp trực tiếp 60
2.2. Phương pháp gián tiếp 60
2.2.1. Phương pháp tích phân 60
2.2.2. Phương pháp phân bố điểm cực 60
3. Xác định thông số tối ưu của bộ điều chỉnh 62
3.1. Hệ thống điều khiển không bù 62
3.1.1. Xác định thông số bộ điều chỉnh cho riêng kênh nhiệt độ 63
3.1.2. Xác định thông số bộ điều chỉnh cho riêng kênh mức 66
3.1.3. Mô phỏng hệ thống điều khiển nhiều chiều không bù trên Simulink và tìm thông số tối ưu của bộ điều khiển 68
3.2. Hệ thống điều khiển nhiều chiều có bù 70
3.2.1. Xác định thông số tối ưu của bộ điều chỉnh kênh nhiệt độ 72
3.2.2. Xác định thông số tối ưu của bộ điều chỉnh kênh mức 74
3.2.3. Mô phỏng hệ thống điều khiển nhiều chiều có bù trên Simulink và tìm thông số tối ưu của bộ điều khiển 76
Để tải bản Đầy Đủ của tài liệu, xin Trả lời bài viết này, Mods sẽ gửi Link download cho bạn sớm nhất qua hòm tin nhắn.
Ai cần download tài liệu gì mà không tìm thấy ở đây, thì đăng yêu cầu down tại đây nhé:
Nhận download tài liệu miễn phí
Tóm tắt nội dung tài liệu:
ào tương tự, đầu vào/ra số 8bit, 4 đầu ra tương tự, 4 encoder và 5 timer/counter. Card này được thiết kế cho dữ liệu chuẩn, điều khiển và tối ưu hóa các úng dụng sử dụng Real Time Toolbox. Tất cả các kênh vào/ra tương tự (số) được chọn bởi phần mềm.Hình 2.1: Card MF604
Đối tượng điều khiển nhiều chiều
Hình 2.2: Sơ đồ điều khiển sử dụng card MF604 và máy tính
1. Định địa chỉ card
MF604 được cắm vào Slot ISA 8bit của máy tính. Địa chỉ của card được thiết lập bởi 4 khóa DIP SW1: SW1-1, SW1-2, SW1-3, SW1-4. Sau đây là bảng mô tả sự sắp xếp của vùng địa chỉ vào ra của máy tính PC (theo tài liệu Kỹ thuật ghép nối – Ngô Diên Tập):
Địa chỉ vào/ra(Hex)
Chức năng
000-00F
Bộ điều khiển DMA1 (8232)
020-021
Bộ điều khiển ngắt (8259)
040-043
Bộ phát thời gian (8254)
060-063
Bộ kiểm tra bàn phím (8242)
070-07F
Đồng hồ thời gian thực (MC 146818)
080-09F
Thanh ghi trang DMA (LS670)
0A0-0BF
Bộ điều khiển ngắt 2 (8259)
0C0-0DF
Bộ điều khiển DMA2 (8237)
0E0-0EF
Dự trữ cho bản mạch chính
0F0-0FF
Bộ đồng xử lý 80*87
1F0-1F8
Bộ điều khiển đĩa cứng
200-20F
Cổng dùng cho trò chơi
278-27F
Cổng song song 2 (LPT2)
2B0-2DF
Card EGA2
2E8-2EF
Cổng nối tiếp 4 (COM4)
2F8-2FF
Cổng nối tiếp 2 (COM2)
300-31F
Card mở rộng của người dùng
320-32F
Bộ điều khiển đĩa cứng
360-36F
Cổng nối mạng (LAN)
378-37F
Cổng song song 1 (LPT1)
380-38F
Cổng nối tiếp đồng bộ 2
3A0-3AF
Cổng nối tiếp đồng bộ 1
3B0-3BF
Màn hình đơn sắc
3C0-3CF
Card EGA
3E8-3EF
Cổng nối tiếp 3 (COM3)
3F0-3F7
Bộ điều khiển đĩa mềm
3F8-3FF
Cổng nối tiếp 1 (COM1)
Bảng sau đây sẽ mô tả cách địa chỉ bởi 4 khóa DIP SW1:
Địa chỉ mặc định của card là 300H, có nghĩa là chỉ có khóa SW1-1 khóa (OFF), các khóa còn đều mở (ON).
2. Sơ đồ chân
Card MF604 gồm hai phần: phần chính và phần mở rộng (X1 và X2). Tuy nhiên trong đồ án này chỉ nêu phần chính của card MF604.
Các chân của card được thiết kế theo kiểu D-type gồm 37 chân, cụ thể như sau:
AD0-AD7 Các đầu vào tương tự
DA0-DA3 Các đầu ra tương tự
DIN0-DIN7 Các đầu vào số (tương thích với TTL)
DOUT0-DOUT7 Các đầu ra số (tương thích với TTL)
IRC0-IRC3 Quadrature encoder A, B và các chỉ số đầu vào
T0IN-T3IN Timer/counter đầu vào và xung clock vào
T0OUT-T3OUT Timer/counter đầu ra
+12V Nguồn +12V
-12V Nguồn -12V
+5V Nguồn +5V
AGND Đầu nối đất (cho tín hiệu tương tự)
GND Đầu nối đất (cho tín hiệu số)
Với đối tượng điều khiển nhiều chiều thí nghiệm có 2 đầu vào và 2 đầu ra tương tự thì chỉ sử dụng 2 đầu vào tương tự, 2 đầu ra tương tự và một đầu nối đất (của tín hiệu tương tự) của card để điều khiển. Đó là các chân: chân 1 (AD0), chân 3 (AD2), chân 21 (DA1), chân 24 (DA3), chân 22 (AGND). Các chân còn lại để ngỏ.
3. Sử dụng MF604 trong điều khiển
MF604 gồm 32 thanh ghi đánh địa chỉ theo chế độ địa chỉ tức thì theo địa chỉ của card (chọn bởi các khóa SW1).
3.1. Bộ biến đổi A/D
Tất cả các chức năng của ADC được xác định bởi 4 thanh ghi:
Thanh ghi điều khiển ADCTRL được sử dụng để chọn kênh vào, dải điện áp vào, và bắt đầu biến đổi. Các bít của nó như sau:
RNG và BIP dùng để chọn dải điện áp đầu vào:
A0,A1,A2 dùng để chọn kênh vào:
Thanh ghi trạng thái ADSAT:
Thanh ghi dữ liệu ADLO và ADHI:
Sự biến đổi bắt đầu bằng một lệnh từ thanh ghi điều khiển ADCTRL (có địa chỉ BASE+6). Khi quá trình biến đổi kết thúc, bit 7 trong thanh ghi trạng thái ADSTAT (có địa chỉ BASE+8) được set về 0. Sau đó dữ liệu có thể được đọc từ thanh ghi dữ liệu (gồm hai thanh ghi ADLO và ADHI, có địa chỉ là BASE+6, BASE+7). Lệnh đọc của ADLO và ADHI được ghi vào thanh ghi trạng thái ADSTAT tới khi kết thúc sự chuyển đổi. Các byte điều khiển mới được ghi vào liên tục sau mỗi lần chuyển đổi.
Dữ liệu đầu ra có dạng số nhị phân không dấu khi ở chế độ unipolar và có dạng số nhị phân có dấu nếu ở chế độ bipolar. Khi đọc ADLO thì 8 bit thấp được đọc. Khi đọc ADHI thì 4 bit cao MSB được sử dụng và dữ liệu đầu ra (D4-D7) được set về 0( trong chế độ unipolar) hay được set về giá trị của MSB(trong chế độ bipolar).
3.2. Bộ biến đổi D/A
Bộ biến đổi D/A được truy cập thông qua 8 thanh ghi chốt dữ liệu đầu vào (DA0LO, DA0HI, DA1LO, DA1HI, DA2LO, DA2HI, DA3LO, DA3HI). Bộ biến đổi D/A không bắt buộc phải có điều kiện đầu. Đầu ra tương tự được cập nhật khi byte cao được ghi vào thanh ghi D/A. Bởi vậy đầu tiên byte thấp phải được ghi đúng.
Dải điện áp đầu ra của DAC là ±10V. Khi bật nguồn hay khi reset phần cứng thì điện áp đầu ra được set về 0.
3.3. Vào/ra số
MF604 chứa 8 cổng vào số và 8 cổng ra số. Cổng vào số được truy cập qua thanh ghi DIN (có địa chỉ BASE+4). Cổng ra được truy cập bởi thanh ghi DOUT (có địa chỉ BASE+4). Đầu vào và đầu ra tương ứng với TTL. Khi bật nguồn hay reset phần cứng thì các đầu ra số được set về 0.
3.4. Encoder
MF604 chứa 4 encoder. Nó có hai chip LS7266R1 với tần số xung clock là 20MHz, một cho 2 kênh IRC0 và IRC1, một cho 2 kênh IRC2 và IRC3.
Mỗi kênh IRC có một thanh ghi dữ liệu và một thanh ghi lệnh cho phép truy cập tất cả các dữ liệu bên trong và cấu trúc điều khiển. Byte Pointers BP 24 bit giống như là các counter trong với chức năng tự động tăng giảm, được sử dụng để định địa chỉ bởi 3 byte liên tiếp. Mỗi counter có thể được tải từ thanh ghi Preset PR và được chốt bởi Output Latch OL.
Các lệnh Read, Write trên OL hay PR luôn luôn truy cập 1 byte tại một thời điểm. Byte đó được địa chỉ bởi BP. BP sẽ tự động tăng mỗi khi kết thúc một chu kỳ lệnh Read hay Write trên OL hay PR, byte thấp hơn sẽ được truy cập trước. BP có thể được reset bởi Reset and Load Decoder RLD.
Mỗi counter có một bộ chia tần số xung đồng hồ Filter Clock Prescaler PSC được lập trình theo Modulo-N 8 bit, sử dụng xung clock của chip LS7266R1(20 MHz). Số chia N có thể được tải xuống PSC bởi RLD từ byte thấp của thanh ghi PR. Tần số thu được:
với n=PSC=(0¸0xFF)
RLD cho phép chuyển từ PR tới CNTR, từ CNTR tới OL, reset CNTR, BP và FLAG.
Thanh ghi Counter Mode Register CMR dùng để chọn chế độ cho counter
Thanh ghi điều khiển vào/ra Input/Output Control Register IOR dùng để điều khiển các chân vào/ra. Khi không sử dụng các chân đó thì thanh ghi IOR chỉ được sử dụng để cho phép hay không cho phép đầu vào A và B.
Ngoài ra còn có thanh ghi Index Control Register IDR cho phép lập trình chỉ số lệnh. Chỉ số đầu vào được kết nối tới chân RCNTR/ABG và bít 2 của IDR phải được set lên 1 để đúng với chỉ số lệnh.
3.5. Timer/Counter
MF604 chứa chip timer/counter CTS9513 với xung clock đầu vào 20MHz. Bốn timer đầu tiên được truy cập qua các mở rộng X2 trong khi timer thứ năm có thể phát tín hiệu ngắt (cho phép bởi thanh ghi IRQEN) hay có thể sử dụng làm nguồn xung clock cho các timer khác. Cổng vào và xung clock đầu vào được kết nối cùng nhau(cùng chân TxIN trên card). Do đó mà chân này cũng có thể dùng làm một nguồn xung clock. Các đầu vào và các đầu ra có tín hiệu tương ứng với TTL. Timer CTS9513 là thiết bị kết nối 8 bit nên không dùng chế độ 16 bit.
CTS9513 là chip mạnh, cho phép:
Đếm tiến/lùi, mã nhị phân/BCD
Xung clock trong hay ngoài
Bộ chia tỉ lệ theo mã nhị phân/BCD
Đầu ra liên tục hay gián đo