onlylove260287
New Member
Download miễn phí Đồ án Tính toán thiết kế hệ thu thập số liệu 8 kênh sử dụng họ vi điều khiển và truyền số liệu lên máy tính
Phụ lục
LỜI NÓI ĐẦU 3
PHẦN I 4
NHIỆM VỤ THƯ 4
PHẦN II 6
CƠ SỞ KIẾN THỨC 6
CHƯƠNG I 6
CÁC PHƯƠNG PHÁP ĐO NHIỆT ĐỘ 6
I. KHÁI QUÁT. 6
II. CÁC PHƯƠNG PHÁP ĐO NHIỆT ĐỘ: 7
a. Cặp nhiệt điện: 7
b.Nhiệt điện trở: 8
c.Các IC đo nhiệt độ 10
CHƯƠNG II 12
HỌ VI ĐIỀU KHIỂN MCS-51 12
II.1 Giới thiệu họ họ vi điều khiển MCS-51 12
II.2 Cấu trúc phần cứng họ vi điều khiển MCS-51 14
II.3 Mô tả các chân 15
II.4. Cách tổ chức và truy cập bộ nhớ của 8051. 17
II.5 hoạt động reset 20
II.2.6 Các thanh ghi chức năng đặc biệt (SFRS) 21
II.7 Các chế độ địa chỉ trong 8051 23
II.8 Timer/counter 25
II.9 các nguồn ngắt 28
II.10 Giao diện truyền tin nối tiếp 30
II.11.Các loại lệnh của 8051 34
CHƯƠNG III 37
GIỚI THIỆU MỘT SỐ LINH KIỆN TRONG MẠCH 37
III.1 Mạch chuyển đổi tương tự số ICL 7109 37
III.2 Vi mạch giải mã địa chỉ 74LS138. 42
III.3 Vi mạch dồn kênh 4051 43
III.4 IC giải mã led 7 thanh 74ls47 43
PHẦN III 45
TÍNH TOÁN THIẾT KẾ 45
45
Để tải bản Đầy Đủ của tài liệu, xin Trả lời bài viết này, Mods sẽ gửi Link download cho bạn sớm nhất qua hòm tin nhắn.
Ai cần download tài liệu gì mà không tìm thấy ở đây, thì đăng yêu cầu down tại đây nhé:
Nhận download tài liệu miễn phí
Tóm tắt nội dung tài liệu:
0.7Cổng vào/ra 0 và cỏc đường địa chỉ thấp A0áA7
40
VCC
Chõn cấp nguồn (+5v)
II.3 Mụ tả cỏc chõn
Họ vi điều khiển 8051 theo kiểu PDIP cú tổng cộng 40 chõn trong đú cú 4 cổng vào ra song song: Cổng 0 (P0), cổng 1 (P1), cổng 2 (P2), cổng 3 (P3), cỏc chõn cấp nguồn và cỏc chõn điều khiển cỏc thiết bị ngoại vi khỏc.
Port 0:
Port 0 (cỏc chõn 32 á 39 của 8951) là cổng cú 2 cụng dụng. Trong cỏc thiết kế nhỏ khụng dựng bộ nhớ ngoài thỡ nú cú chức năng như cỏc đường vào/ra. Đối với cỏc thiết kế lớn cần cú bộ nhớ ngoài, cổng này trở thành bus địa chỉ và bus dữ liệu đa hợp.
Port 1:
Port 1(cỏc chõn 1 á 8 của 8951) chỉ cú tỏc dụng xuất/nhập. Cỏc chõn được ký hiệu P1.0, P1.1, p1.2, ... p1.7 cú thể dựng cho giao tiếp với cỏc thiết bị ngoài nếu cần. Port 1 khụng cú chức năng khỏc, vỡ vậy chỳng chỉ được dựng cho giao tiếp với cỏc thiết bị ngoại vi.
Port 2:
Port 2 (cỏc chõn 21 á 28 của 8951) là cổng cú 2 cụng dụng, chỳng được dựng như cỏc đường xuất/nhập hay là byte địa chỉ cao của bus địa chỉ 16 bit cho cỏc thiết kế cú bộ nhớ chương trỡnh ngoài hay cỏc thiết kế cú nhiều hơn256 byte bộ nhớ dữ liệu ngoài.
Port 3:
Port 3 (cỏc chõn 10 á 17 của 8951) là cổng cú 2 cụng dụng. Khi khụng hoạt động xuất/nhập thỡ cỏc chõn của cổng 3 cú nhiều chức năng riờng riờng biệt. Bảng dưới đõy liệt kờ cỏc chức năng của từng chõn của cổng 3 :
Bit
Tờn
Địa chỉ
Chức năng chuyển đổi
P3.0
RxD
B0H
Chõn nhận dữ liệu của cổng nối tiếp
P3.1
TxD
B1H
Chõn phỏt dữ liệu của cổng nối tiếp
P3.2
INT0
B2H
Ngừ vào ngắt ngoài 0
P3.3
INT1
B3H
Ngừ vào ngắt ngoài 1
P3.4
T0
B4H
Ngừ vào củaTIMER/COUNTER thứ 0.
P3.5
T1
B5H
Ngừ vào củaTIMER/COUNTER thứ 1.
P3.6
WR
B6H
Điều khiển ghi bộ nhớ dữ liệu ngoài
P3.7
RD
B7H
Điều khiển đọc bộ nhớ dữ liệu ngoài
Chõn cho phộp bộ nhớ chương trỡnh PSEN.
8051 cung cấp cho ta 4 tớn hiệu điều khiển Bus. Tớn hiệu cho phộp bộ nhớ chương trỡnh là tớn hiệu đưa ra trờn chõn 29. đõy là tớn hiệu điều khiển cho phộp ta truy xuất bộ nhớ chương trỡnh ngoài. Chõn này thường nối với chõn cho phộp xuất (Output Enable) của Epprom (hay Rom) để cho phộp đọc cỏc byte lệnh.
Tớn hiệu ở mức logic 0 trong suốt thời gian tỡm nạp lệnh. Cỏc mó nhị phõn của chương trỡnh hay mó lệnh được đọc từ Eprom qua bus dữ liệu và được chốt vào thanh ghi lệnh IR để được giải mó. Khi thực thi chương trỡnh chứa ở ROM nội, được duy trỡ ở mức khụng tớch cực ( Mức 1).
Chõn cho phộp chốt địa chỉ ALE.
8051 sử dụng chõn 30, chõn xuất tớn hiệu cho phộp chốt địa chỉ ALE (Address Latch Enable) để giải đa hợp bus dữ liệu và bus địa chỉ. Tớn hiệu ALE cú tần số bằng 1/6 tần số của mạch dao động bờn trong và cú thể dựng làm xung clock cho phần cũn lại của hệ thống. Nếu mạch dao động cú tần số 12MHz, tớn hiệu ALE cú tần số 2 MHz. Chõn ALE cũn được dựng để nhận xung ngừ vào lập trỡnh cho EPROM trờn chip 8051.
Chõn truy xuất ngoài .
Ngừ vào này cú thể được nối với 5V (logic 1) hay GND (logic 0). Nếu chõn này nối lờn 5 V, 8051/8052 thực thi chương trỡnh trong ROM nội. Nếu chõn này nối với GND (và PSEN cũng ở mức logic 0) thỡ chương trỡnh cần thực thi chứa ở bộ nhớ ngoài. Nếu chõn ở logic 0 đối với 8051/8052, ROM nội bờn trong chip bị vụ hiệu húa và chương trỡnh thực thi chứa ở ROM ngoài. đối với những loại khụng cú ROM trong thỡ chõn phải ở mức logic 0.
Chõn Reset
Chõn vào RST (chõn 9) là ngừ vào reset của 8051 dựng để thiết lập lại trạng thỏi ban đầu của hệ thống. Khi ngừ vào này được treo ở 1 tối thiểu 2 chu kỳ mỏy thỡ cỏc thanh ghi bờn trong được nạp giỏ trị thớch hợp cho việc nạp lại hệ thống.
II.4. Cỏch tổ chức và truy cập bộ nhớ của 8051.
Bộ nhớ của 8051 núi riờng và họ MCS – 51 núi chung cú khả năng định địa chỉ cho ụ nhớ dữ liệu và ụ nhớ chương trỡnh đến 64 Kbytes và được chia làm 2 vựng bộ nhớ riờng biệt: Bộ nhớ chương trỡnh và bộ nhớ dữ liệu.
=0
External
=1
Internal
0FFFH
0000H
FFFFH
FFH
00H
Internal
Exterrnal
FFFFH
Program Memory ( Read only) Data Memory ( Read/Write)
2.4.1 Bộ nhớ chương trỡnh.
Bộ vi điều khiển 8051 cú thể định dịa chỉ bộ nhớ chương trỡnh tới 64 Kbyte, bao gồm bộ nhớ ROM trong kớch thước 4 Kbyte và bộ nhớ ROM ngoài kớch thước 64 Kbyte. Nếu bộ vi điều khiển dựng ROM trong thỡ chõn (External Access) phải được treo cao, lỳc này 4Kbyte ROM trong được coi là miền địa chỉ thấp, miền địa chỉ cũn lại do ROM ngoài quản lý. Nếu chương trỡnh đọc địa chỉ 000H đến 0FFFH thỡ sẽ đọc trực tiếp từ ROM trong, cũn lại địa chỉ 1000H đến FFFFH là đọc từ ROM ngoài. Ta phải sử dụng 16 bit địa chỉ để truy cập bộ nhớ chương trỡnh ngoài. Bộ vi điều khiển cú thể dựng toàn bộ bộ nhớ ROM ngoài 64Kbyte, lỳc này thỡ chõn được nối với đất (0V) và tất cả chương trỡnh được đọc từ ROM ngoài. Khi đọc bộ nhớ chương trỡnh bờn ngoài thỡ chõn (Program Strobe Enable) đưa ra cỏc xung đọc dựng cho bộ nhớ chương trỡnh bờn ngoài. Do vậy tớn hiệu chỉ cú tỏc dụng đối với ROM ngoài cũn đối với ROM trong thỡ chõn này khụng cú tỏc dụng. Sau khi Reset CPU bắt đầu thực hiện từ địa chỉ 0000H, tiếp theo là đến vựng đặt cỏc ngắt của CPU từ địa chỉ 0003H đến 0023H. Việc sử dụng ROM trong ( đối với những loại cú ROM trong) và ROM ngoài (đối với những hệ thống đũi hỏi phải mở rộng bộ nhớ) bằng cỏch sủ dụng chõn để điều khiển.
Sơ đồ ghép nối vi xử lý với ROM ngoài
Khi chõn nối với Vcc.
Đối với những loại cú ROM trong 4KByte như 8051 thỡ chương trỡnh thực hiện từ địa chỉ 0000H đến 0FFFH của ROM trong sau đú tiếp tục từ địa chỉ 1000H đến FFFFH của ROM ngoài.
Đối với những loại cú ROM trong 8KByte như 8051 thỡ chương trỡnh thực hiện từ địa chỉ 0000H đến 1FFFH của ROM trong sau đú tiếp tục từ địa chỉ 2000H đến FFFFH của ROM ngoài.
Đối với những loại cú ROM trong 16KByte như 8051 thỡ chương trỡnh thực hiện từ địa chỉ 0000H đến 3FFFH của ROM trong sau đú tiếp tục từ địa chỉ 4000H đến FFFFH của ROM ngoài.
Khi chõn nối với Vss.
Khi chõn nối với Vss thỡ lỳc này CPU sẽ làm việc toàn bộ đối với ROM ngoài. Do vậy đối với những loại khụng cú ROM trong thỡ chõn bắt buộc phải được nối với Vss.
Trong khi truy cập bộ nhớ chương trỡnh ngoài thỡ nú sẽ đưa 0FFH tới bộ chốt của cổng 0. Như vậy nú cú thể xoỏ bất cứ thụng tin nào tại cổng 0 mà SFR cú thể cũn đang giữ nờn việc viết ra cổng 0 trong khi đang truy cập bộ nhơ ngoài sẽ bị sai. Vỡ vậy ta khụng được viết ra cổng 0 khi bộ nhớ chương trỡnh ngoài đang đựoc sử dụng. Hai điều kiện để truy nhập bộ nhớ chương trỡnh ngoài là:
- Khi chõn tớn hiệu tớch cực
- Bộ đếm chương trỡnh cú nội dung lớn hơn 0FFFH (1FFFH đối với loại 8052).
2.4.2 Bộ nhớ dữ liệu.
Bộ nhớ dữ liệu RAM nếu cú địa chỉ là 8 bit thỡ cho phộp CPU 8 bit thao tỏc nhanh hơn. Nếu địa chỉ là 16 bit thỡ cú thể truy cập được thụng qua thanh ghi DPTR (Data Pointer ). Với 8051 cú 128 byte RAM trong và cú thể ghộp với 64KByte RAM ngoài. Trong suốt quỏ trỡnh CPU truy cập tới bộ nhớ dữ liệu sẽ phỏt tớn hiệu đọc /RD và tớn hiệu ghi /WR. Nửa thấp c
Tags: bộ điều khiển nhớ 8 kênh