LINK TẢI LUẬN VĂN MIỄN PHÍ CHO AE KET-NOI
TÓM TẮT
Đề tài nghiên cứu phát triển bộ vi xử lý 32 bit dựa trên kiến trúc RISC-V và Harvard để tối ưu hóa hiệu suất cho hệ thống nhúng. Công việc bao gồm thiết kế và mô phỏng các thành phần cơ bản của vi xử lý, sử dụng kỹ thuật đường ống và phần mềm Vivado Design Suite. Đề tài không bao gồm thiết kế vi mạch chi tiết hay tích hợp vi mạch và không liên quan đến các công nghệ hay giao thức khác trong hệ thống nhúng.
Đề tài này nhằm thiết kế và xây dựng mô hình vi xử lý RISC-V 5 tầng sử dụng Verilog HDL, mô phỏng các khối chức năng chính như lấy lệnh, giải mã, thực thi, truy cập bộ nhớ và ghi lại. Công việc mô phỏng và kiểm thử nhằm xác minh tính chính xác và hiệu quả hoạt động của mô hình. Kết quả bao gồm mô hình hoàn chỉnh và đánh giá hiệu quả, có ứng dụng trong giáo dục, nghiên cứu và thiết kế vi mạch, góp phần hiểu sâu về kiến trúc RISC-V và kỹ thuật đường ống.
Từ khóa: RISC-V, Kỹ thuật đường ống, Vi xử lý, Verilog HDL.
ii
MỤC LỤC
LỜI CẢM ƠN....................................................................................................................i TÓM TẮT.........................................................................................................................ii MỤC LỤC .......................................................................................................................iii DANH MỤC HÌNH.......................................................................................................... v DANH MỤC BẢNG ......................................................................................................vii CÁC TỪ VIẾT TẮT......................................................................................................viii CHƯƠNG 1 : TỔNG QUAN ........................................................................................... 1
TỔNG QUAN ........................................................................................................ 1 MỤC TIÊU ĐỀ TÀI............................................................................................... 3 GIỚI HẠN ĐỀ TÀI................................................................................................ 4 BỐ CỤC ĐỒ ÁN ................................................................................................... 4
CHƯƠNG 2 : CƠ SỞ LÝ THUYẾT ................................................................................ 5 GIỚI THIỆU VỀ KIẾN TRÚC RISC .................................................................... 5 2.1.1. Tổng quan về kiến trúc máy tính ..................................................................... 5 2.1.2. Sự phát triển của kiến trúc RISC ................................................................... 11 2.1.3. Đặc điểm chính của kiến trúc RISC .............................................................. 11 2.1.4. Ưu điểm và nhược điểm kiến trúc RISC ....................................................... 12 KIẾN TRÚC VI XỬ LÝ ...................................................................................... 13 2.2.1. Tổng quan về kiến trúc vi xử lý..................................................................... 13 2.2.2. Kiến trúc máy tính Von Neumann................................................................. 13 2.2.3. Kiến trúc máy tính Havard ............................................................................ 15 2.2.4. Kiến trúc máy tính MIPS............................................................................... 16 KIẾN TRÚC TẬP LỆNH RISC-V ...................................................................... 17 2.3.1. Tổng quan...................................................................................................... 17 2.3.2. Lịch sử và phát triển của RISC-V ................................................................. 17 2.3.3. Nguyên tắc thiết kế của RISC-V ................................................................... 18 2.3.4. Kiến trúc tập lệnh số nguyên cơ sở RV32I.................................................... 19 2.3.5. Phần mở rộng tiêu chuẩn của RISC-V .......................................................... 25 2.3.6. Ưu điểm, nhược điểm của RISC-V ............................................................... 26 KỸ THUẬT ĐƯỜNG ỐNG ................................................................................ 27
iii
2.4.1. Tổng quan về kỹ thuật đường ống................................................................. 27 2.4.2. Hoạt động của đường ống năm tầng.............................................................. 29 2.4.3. Xung đột đường ống...................................................................................... 30
CHƯƠNG 3 : THIẾT KẾ VÀ XÂY DỰNG HỆ THỐNG............................................ 34 YÊU CẦU HỆ THỐNG ....................................................................................... 34 THIẾT KẾ SƠ ĐỒ KHỐI VÀ CHỨC NĂNG MỖI KHỐI................................. 34
3.2.1. Sơ đồ khối hệ thống....................................................................................... 34 3.2.2. Hoạt động hệ thống ....................................................................................... 36 3.2.3. Khối lấy lệnh ................................................................................................. 37 3.2.4. Khối giải mã lệnh .......................................................................................... 39 3.2.5. Khối thực thi.................................................................................................. 42 3.2.6. Khối truy cập bộ nhớ ..................................................................................... 43 3.2.7. Khối ghi lại .................................................................................................... 44 3.2.8. Khối xử lý xung đột....................................................................................... 45
CHƯƠNG 4 : KẾT QUẢ................................................................................................ 47 KẾT QUẢ MÔ PHỎNG DẠNG SÓNG CÁC KHỐI ......................................... 47 4.1.1. Khối lấy lệnh ................................................................................................. 47 4.1.2. Khối giải mã lệnh .......................................................................................... 48 4.1.3. Khối thực thi.................................................................................................. 53 4.1.4. Khối truy cập bộ nhớ ..................................................................................... 59 4.1.5. Khối ghi lại .................................................................................................... 62 4.1.6. Khối xử lý xung đột....................................................................................... 62 KẾT QUẢ MÔ PHỎNG TOÀN HỆ THỐNG..................................................... 64 CHƯƠNG 5 : KẾT LUẬN VÀ HƯỚNG PHÁT TRIỂN .............................................. 76 KẾT LUẬN .......................................................................................................... 76 HƯỚNG PHÁT TRIỂN ....................................................................................... 76 TÀI LIỆU THAM KHẢO .............................................................................................. 77 PHỤ LỤC ....................................................................................................................... 79
iv
DANH MỤC HÌNH
Hình 2.1: Máy tính đầu tiên ENIAC ra đời năm 1946........................................... 6 Hình 2.2: Mô hình kiến trúc Von Neumann ........................................................... 7 Hình 2.3: Ram động và Transistor......................................................................... 7 Hình 2.4: Sơ đồ khối chức năng của một hệ thống máy tính ................................. 8 Hình 2.5: CPU của hãng Intel: 8086 và Core 2 Duo ............................................ 9 Hình 2.6: Bộ nhớ ROM và RAM .......................................................................... 10 Hình 2.7: Kiến trúc máy tính Von Neumann nguyên thuỷ ................................... 13 Hình 2.8: Kiến trúc máy tính Von Neumann hiện đại.......................................... 14 Hình 2.9: Kiến trúc máy tính Harvard................................................................. 15 Hình 2.10: Sự phát triển của RISC-V................................................................... 17 Hình 2.11: Trạng thái kiến trúc hiển thị cho RV32I ............................................ 19 Hình 2.12: Định dạng lệnh của RV32I ................................................................ 20 Hình 2.13: Cấu trúc lệnh loại R........................................................................... 21 Hình 2.14: Cấu trúc lệnh loại I ............................................................................ 21 Hình 2.15: Cấu trúc lệnh loại S ........................................................................... 22 Hình 2.16: Cấu trúc lệnh loại U .......................................................................... 22 Hình 2.17: Cấu trúc lệnh loại B........................................................................... 22 Hình 2.18: Cấu trúc lệnh loại J ........................................................................... 23 Hình 2.19: Danh sách các lệnh trong RV32M..................................................... 25 Hình 2.20: Thực thi chu kỳ đơn, thực thi không đường ống (phía trên) so với dùng kỹ thuật đường ống (phía dưới) .................................................................. 28 Hình 2.21: Thực hiện chu trình lệnh đường ống số học. ..................................... 29 Hình 2.22: Sự xung đột trong các lệnh dùng kỹ thuật đường ống. ...................... 31 Hình 2.23: Các lệnh phụ thuộc kết quả ADD với đường dẫn chuyển tiếp. ......... 31 Hình 2.24: Lệnh LD bỏ qua kết quả tới AND và OR, không tới SUB.................. 32 Hình 2.25: Đường ống trước và sau khi chậm trễ ............................................... 32 Hình 3.1: Sơ đồ tổng quan hệ thống .................................................................... 35 Hình 3.2: Sơ đồ chi tiết hệ thống ......................................................................... 36
v
Hình 3.3: Sơ đồ Khối lấy lệnh.............................................................................. 37 Hình 3.4: Sơ đồ chi tiết Khối lấy lệnh.................................................................. 38 Hình 3.5: Sơ đồ Khối giải mã lệnh ...................................................................... 39 Hình 3.6: Sơ đồ chi tiết Khối giải mã lệnh .......................................................... 39 Hình 3.7: Sơ đồ Khối thực thi .............................................................................. 42 Hình 3.8: Sơ đồ chi tiết Khối thực thi .................................................................. 42 Hình 3.9: Sơ đồ Khối truy cập bộ nhớ ................................................................. 43 Hình 3.10: Sơ đồ chi tiết Khối truy cập bộ nhớ ................................................... 44 Hình 3.11: Sơ đồ Khối ghi lại .............................................................................. 44 Hình 3.12: Sơ đồ chi tiết Khối ghi lại .................................................................. 45 Hình 3.13: Sơ đồ Khối xử lý xung đột.................................................................. 45 Hình 3.14: Sơ đồ chi tiết Khối xử lý xung đột...................................................... 46 Hình 4.1: Sơ đồ RTL của Khối lấy lệnh ............................................................... 47 Hình 4.2: Dạng sóng của Khối lấy lệnh............................................................... 47 Hình 4.3: Sơ đồ RTL của Khối giải mã lệnh........................................................ 49 Hình 4.4: Dạng sóng của Khối giải mã lệnh ....................................................... 49 Hình 4.5: Sơ đồ RTL của Khối thực thi ............................................................... 54 Hình 4.6: Dạng sóng của Khối thực thi ............................................................... 54 Hình 4.7: Sơ đồ RTL của Khối truy cập bộ nhớ .................................................. 60 Hình 4.8: Dạng sóng của Khối truy cập bộ nhớ .................................................. 60 Hình 4.9: Sơ đồ RTL của Khối ghi lại ................................................................. 62 Hình 4.10: Dạng sóng của Khối ghi lại ............................................................... 62 Hình 4.11: Sơ đồ RTL của Khối xử lý xung đột ................................................... 63 Hình 4.12: Dạng sóng của Khối xử lý xung đột................................................... 63 Hình 4.13: Sơ đồ RTL của Vi xử lý 32 bit ............................................................ 65 Hình 4.14: Công suất hoạt động của Bộ vi xử lý 32 bit....................................... 65 Hình 4.15: Dạng sóng của bộ vi xử lý 32 bit (từ 0 – 160ns)................................ 73 Hình 4.16: Dạng sóng của bộ vi xử lý 32 bit (từ 160 – 320ns)............................ 74 Hình 4.17: Dạng sóng của bộ vi xử lý 32 bit (từ 320 – 480ns)............................ 75
vi
DANH MỤC BẢNG
Bảng 2.1: Sơ đồ mã hoạt động chính RV32I 20 Bảng 2.2: Tổng thời gian của từng lệnh tính theo thời gian từng giai đoạn 28 Bảng 3.1: Bảng trạng thái của tín hiệu điều khiển với từng loại lệnh 41 Bảng 3.2: Bảng trạng thái của tín hiệu điều khiển ALU 41 Bảng 3.3: Mã hóa ImmSrc 41 Bảng 3.4: Các giá trị điều khiển cho các bộ ghép kênh chuyển tiếp 46 Bảng 4.1: Mã Assembly dùng mô phỏng chương trình 66
Bảng 4.2: Tóm tắt kết quả
71
vii
CÁC TỪ VIẾT TẮT
Ký hiệu ALU
CU CPU
HDL IoT ISA
PC RAM RAW
ROM WAR WAW
Từ tiếng Anh Arithmetic Logic Unit
Control Unit
Central Processing Unit
Hardware Description Language Internet of Things
Instruction Set Architecture
Program Counter Random Access Memory Read After Write
Read Only Memory Write After Read Write after Write
Nghĩa tiếng Việt Đơn vị luận lý số học
Đơn vị điều khiển Bộ xử lý trung tâm
Ngôn ngữ mô tả phần cứng Internet vạn vật
Kiến trúc tập lệnh
Bộ đếm chương trình
Bộ nhớ truy xuất ngẫu nhiên Đọc sau ghi
Bộ nhớ chỉ đọc Ghi sau đọc Ghi sau ghi
ARM
Advanced RISC Machine
Máy tính với tập lệnh đơn giản tiên tiến
CISC
Complex Instruction Set Computer
Máy tính với tập lệnh phức tạp
FPGA
Field-programmable gate array
Mảng cổng lập trình được dạng trường
MIPS
Microprocessor without Interlocked Pipeline Stages
Bộ vi xử lý không có giai đoạn đường ống đan xen
RISC
Reduced Instruction Set Computing
Máy tính với tập lệnh đơn giản
RISC-V
Reduced Instruction Set Computing - V
Máy tính với tập lệnh đơn giản -V
viii
CHƯƠNG 1 : TỔNG QUAN
TỔNG QUAN
Thế giới hiện đại đang chứng kiến một giai đoạn phát triển công nghệ đầy mạnh mẽ, đem lại những đổi mới kỹ thuật số đặc biệt quan trọng. Các tiến bộ này không chỉ ảnh hưởng đến các ngành công nghiệp và cấu trúc xã hội mà còn có sự thay đổi đáng kể nhiều khía cạnh của cuộc sống. Sự tiến bộ không ngừng trong lĩnh vực công nghệ không chỉ làm thay đổi bề mặt của các ngành công nghiệp, mà còn tạo ra sự hòa nhập và tương tác giữa nhiều xu hướng công nghệ khác nhau chứng kiến những đột phá đáng kể hơn nữa trong lĩnh vực này. Điều đặc biệt về cuộc cách mạng công nghiệp 4.0 là sự kết hợp và tương tác giữa nhiều xu hướng công nghệ, tạo nên một sức mạnh mới mẻ và đột phá [1].
Trong những năm gần đây, ngành công nghệ bán dẫn đã trở thành một ngành công nghiệp đóng vai trò quan trọng trong nền kinh tế của nhiều quốc gia trên thế giới, bao gồm cả Việt Nam. Sự thiếu hụt chip trên toàn cầu đã trở thành một vấn đề nóng được nhiều quốc gia quan tâm. Trong một tọa đàm về xu hướng phát triển công nghệ mạch tích hợp trên thế giới và tại Việt Nam, ông Phil Hoàng, một quản lý cấp cao tại Skyworks Solutions, đã chia sẻ rằng vi mạch bán dẫn được coi là nền tảng của tính toán hiện đại và đóng vai trò vô cùng quan trọng trong bối cảnh thế giới đang trải qua giai đoạn bùng nổ nghiên cứu và sản xuất chip [2]. Công nghiệp vi mạch bán dẫn đang đóng vai trò ngày càng quan trọng trong cuộc cách mạng chuyển đổi số và xanh, cũng như trong việc thúc đẩy kinh tế tri thức thay vì dựa vào tài nguyên thiên nhiên. Việt Nam với nguồn nhân lực chăm chỉ và ham học hỏi, cùng với đội ngũ các nhà khoa học nổ lực không ngừng cho sự phát triển của đất nước [3]. Xu hướng công nghệ RISC đang ngày càng trở nên phổ biến trong lĩnh vực thiết kế vi mạch và máy tính. Bằng cách tập trung vào việc giảm số lượng các lệnh máy cần thiết và tối ưu hóa hiệu suất xử lý, RISC đem lại nhiều lợi ích đáng kể [4]. Đặc biệt, việc tiêu thụ năng lượng thấp làm cho RISC trở thành sự lựa chọn ưa thích cho các ứng dụng di động và IoT. Sự đơn giản của các lệnh RISC cũng thuận lợi cho việc tối ưu hóa phần cứng, giúp giảm kích thước, chi phí sản
1
xuất và tăng hiệu suất của các hệ thống. Với những ưu điểm này, RISC đang ngày càng được ứng dụng rộng rãi trong các thiết bị điện tử và có tiềm năng phát triển mạnh mẽ trong tương lai [4].
Ở đề tài “Design of 32-bit Processor for Embedded Systems” của tác giả Hyun Woo Oh, Kwon Neung Cho và Seung Eun Lee đã áp dụng kiến trúc MIPS cho bộ vi xử lý 32 bit cho hệ thống nhúng [5]. Đề tài đã đạt được những ưu điểm như cung cấp diện tích ít hơn và công suất tiêu thụ thấp hơn, tuy nhiên đề tài vẫn còn một số hạn chế như khả năng xử lý đa nhiệm còn hạn chế, đặc biệt là so với kiến trúc tập lệnh RISC hiện đại khác. Điều này làm giảm hiệu suất của hệ thống khi cần xử lý nhiều tác vụ. Ở đề tài “A Single Clock Cycle MIPS RISC Processor Design using VHDL” của Mamun Bin Ibne Reaz, Md. Shabiul Islam và Mohd. S. Sulaiman [6], đề tài “Hardware Modelling of a 32-bit Single Cycle RISC Processor using VHDL” của tác giả Safaa S. Omran và Hadeel S. Mahmood [7] đã sử dụng một chu kỳ xung duy nhất cho bộ vi xử lý MIPS RISC. Đề tài đã đạt được những ưu điểm như một lệnh được thực thi trong một chu kỳ xung duy nhất, làm cho thiết kế đơn giản hơn và không có sự xung đột dữ liệu. Tuy nhiên còn một số hạn chế như một số lệnh có thể chỉ mất một phần nhỏ của chu kỳ xung để thực thi, trong khi các lệnh khác có thể mất nhiều chu kỳ. Điều này làm tăng thời gian thực thi trung bình của mỗi lệnh dẫn đến hiệu suất thấp và một số tài nguyên như thanh ghi, đường dẫn dữ liệu có thể không được sử dụng hiệu quả gây nên lãng phí tài nguyên [6].
Dựa trên những ưu điểm của công nghệ RISC, đồ án tốt nghiệp này tập trung phát triển một bộ vi xử lý mã nguồn mở, khả năng mở rộng, tiết kiệm năng lượng và hiệu suất cao. RISC-V tuân thủ nguyên tắc kiến trúc tập lệnh đơn giản hóa và hoạt động như một tập lệnh mã nguồn mở, hoàn toàn truy cập miễn phí cho cá nhân và các công ty [9]. RISC-V đã được phát triển bởi một nhóm dẫn đầu bởi Giáo sư David Patterson tại Đại học California, Berkeley. Ý tưởng này xuất phát từ nhu cầu trong cộng đồng công nghiệp và nghiên cứu về một kiến trúc tập lệnh
2
mở, linh hoạt, có thể mở rộng và hỗ trợ các không gian địa chỉ 32 bit, 64 bit và 128 bit [9].
RISC-V được thiết kế để làm cho việc phát triển và triển khai các bộ vi xử lý trở nên dễ dàng hơn bằng cách cung cấp một kiến trúc linh hoạt, tiêu chuẩn và không bị ràng buộc. Nhằm phát triển một bộ vi xử lý dự trên kiến trúc tập lệnh RISC-V và kiến trúc Harvard. Trong quá trình thực hiện nhóm sẽ tập trung vào việc thiết kế các thành phần chính của bộ vi xử lý bao gồm : Bộ điều khiển, bộ nhớ, bộ xử lý lệnh và bộ xử lý dữ liệu để tối ưu hóa hiệu suất và tính hiệu quả. Sau đó, để đảm bảo tính đúng đắn và hiệu suất của bộ vi xử lý, nhóm sẽ sử dụng phần mềm mô phỏng Vivado Design Suite để kiểm tra các mô-đun của bộ vi xử lý. Thừa hưởng từ các đề tài đã nghiên cứu như kiến trúc MIPS, chu kỳ xung duy nhất... Nhóm đưa ra một số cải tiến như sử dụng kiến trúc Harvard để sử dụng hai bộ nhớ riêng biệt cho lệnh và dữ liệu giúp tránh xung đột khi truy cập và sử dụng kỹ thuật đường ống cho phép nhiều lệnh thực hiện cùng một lúc , từ đó tăng tốc độ xử lý , giúp giảm thời gian chờ đợi và tối ưu hóa hiệu suất của bộ vi xử lý [8]. Kết quả dự kiến của đề tài này là một bộ vi xử lý 32 bit dựa trên kiến trúc tập lệnh RISC-V và kiến trúc Harvard có khả năng thực thi nhiều lệnh cùng một lúc, tối ưu hóa hiệu suất và tính hiệu quả trong các hệ thống nhúng và ứng dụng nhúng khác.
MỤC TIÊU ĐỀ TÀI
Mục tiêu của đề tài là phát triển một bộ vi xử lý 32 bit dựa trên kiến trúc tập lệnh RISC-V và kiến trúc Harvard, nhằm tối ưu hóa hiệu suất và tính hiệu quả trong các hệ thống nhúng :
- Tận dụng kiến trúc với tập lệnh đơn giản hóa để giảm độ phức tạp và mã nguồn mở hoàn toàn có thể truy cập linh hoạt để bất kỳ cá nhân nào sử dụng mà không chịu bất kỳ chi phí nào.
- Tận dụng kỹ thuật đường ống để tăng cường hiệu suất xử lý thông qua việc thực thi đồng thời các giai đoạn khác nhau của một lệnh trong mỗi chu kỳ xung.
3
- Tận dụng ưu điểm của kiến trúc Harvard để phân biệt bộ nhớ lệnh và bộ nhớ dữ liệu để cải thiện việc truy cập bộ nhớ, tăng tốc độ thực thi chương trình và tránh xung đột giữa việc đọc và ghi dữ liệu.
GIỚI HẠN ĐỀ TÀI
Đề tài sẽ tập trung vào việc thiết kế và phát triển một bộ vi xử lý 32 bit dựa trên kiến trúc tập lệnh RISC-V và kiến trúc Harvard. Tuy nhiên, để đảm bảo tính khả thi và hiệu quả, đề tài sẽ giới hạn vào các khía cạnh như:
- Hạn chế đi sâu vào vấn đề thiết kế vi mạch hay tích hợp ở cấp độ chip. Thay vào đó là thiết kế các thành phần cơ bản của bộ vi xử lý.
- Sử dụng phần mềm mô phỏng để kiểm tra tính đúng đắn và hiệu suất của bộ vi xử lý, nhưng không đặt mục tiêu vào việc tạo ra một mô hình mô phỏng hoàn chỉnh và chi tiết của toàn bộ bộ vi xử lý.
- Không tích hợp bộ vi xử lý với các công nghệ, giao thức khác trong hệ thống nhúng và nhấn mạnh vào việc phát triển một vi xử lý độc lập.
BỐ CỤC ĐỒ ÁN
Đề tài gồm 5 chương được phân bổ như sau:
- Chương 1: Tổng quan: Tổng quan về đề tài, mục tiêu đặt ra của đề tài, giới
hạn đề tài cũng như bố cục của đề tài.
- Chương 2: Cơ sở lý thuyết: Lý thuyết liên quan đến đề tài, những khái niệm
và nội dung cần tìm hiểu khi xây dựng đề tài như vi xử lý, bộ nhớ, kiến trúc
máy tính...
- Chương 3: Thiết kế và xây dựng hệ thống: Mô tả yêu cầu của hệ thống, sơ
đồ khối hệ thống, thiết kế chi tiết từng khối và thiết kế phần mềm.
- Chương 4: Kết quả: Đánh giá chức năng từng khối, kết quả mô phỏng và
đánh giá khả năng đọc/ghi bộ nhớ.
- Chương 5: Kết luận và hướng phát triển.
4
CHƯƠNG 2 : CƠ SỞ LÝ THUYẾT
GIỚI THIỆU VỀ KIẾN TRÚC RISC 2.1.1. Tổng quan về kiến trúc máy tính 2.1.1.1. Giới thiệu kiến trúc máy tính
Kiến trúc máy tính rất quan trọng trong thiết kế hệ thống máy tính hiện đại. Nó xác định cách các thành phần tương tác và cách thông tin được xử lý, lưu trữ. Kiến trúc này là cơ sở để phát triển và tối ưu hóa ứng dụng mới. Kiến trúc RISC và CISC là hai loại kiến trúc cung cấp các phương pháp khác nhau cho việc thiết kế và tối ưu hóa hệ thống, mỗi loại có ưu và nhược điểm riêng, cho phép sự linh hoạt trong lựa chọn kiến trúc phù hợp với dự án.
Kiến trúc máy tính nghiên cứu việc chọn và lắp ráp phần cứng để xây dựng máy tính đáp ứng yêu cầu về chi phí, hiệu suất và chức năng. Yêu cầu chức năng đòi hỏi máy tính có nhiều chức năng thực tiễn, yêu cầu hiệu suất đòi hỏi xử lý nhanh, chi phí đòi hỏi giá rẻ hơn. Đáp ứng cả ba mục tiêu này rất khó, nhưng nhờ phát triển công nghệ vi xử lý, máy tính hiện đại trở nên chức năng hơn, nhanh hơn và rẻ hơn.
Kiến trúc máy tính bao gồm:
Kiến trúc tập lệnh
Vi kiến trúc
Thiết kế hệ thống
Kiến trúc tập lệnh là giao diện giữa phần cứng và phần mềm. Nó xác định các lệnh mà phần cứng có thể thực hiện, cùng với các kiểu dữ liệu, các thanh ghi, các cách địa chỉ, và mô hình bộ nhớ mà lập trình viên và trình biên dịch có thể sử dụng để điều khiển phần cứng. ISA đóng vai trò như một hợp đồng, đảm bảo rằng bất kỳ chương trình nào được viết cho một ISA cụ thể sẽ chạy trên bất kỳ loại phần cứng nào tuân theo ISA đó. Một số ví dụ về ISA bao gồm x86, ARM, và MIPS.
Do Drive thay đổi chính sách, nên một số link cũ yêu cầu duyệt download. các bạn chỉ cần làm theo hướng dẫn.
Password giải nén nếu cần: ket-noi.com | Bấm trực tiếp vào Link để tải:
TÓM TẮT
Đề tài nghiên cứu phát triển bộ vi xử lý 32 bit dựa trên kiến trúc RISC-V và Harvard để tối ưu hóa hiệu suất cho hệ thống nhúng. Công việc bao gồm thiết kế và mô phỏng các thành phần cơ bản của vi xử lý, sử dụng kỹ thuật đường ống và phần mềm Vivado Design Suite. Đề tài không bao gồm thiết kế vi mạch chi tiết hay tích hợp vi mạch và không liên quan đến các công nghệ hay giao thức khác trong hệ thống nhúng.
Đề tài này nhằm thiết kế và xây dựng mô hình vi xử lý RISC-V 5 tầng sử dụng Verilog HDL, mô phỏng các khối chức năng chính như lấy lệnh, giải mã, thực thi, truy cập bộ nhớ và ghi lại. Công việc mô phỏng và kiểm thử nhằm xác minh tính chính xác và hiệu quả hoạt động của mô hình. Kết quả bao gồm mô hình hoàn chỉnh và đánh giá hiệu quả, có ứng dụng trong giáo dục, nghiên cứu và thiết kế vi mạch, góp phần hiểu sâu về kiến trúc RISC-V và kỹ thuật đường ống.
Từ khóa: RISC-V, Kỹ thuật đường ống, Vi xử lý, Verilog HDL.
ii
MỤC LỤC
LỜI CẢM ƠN....................................................................................................................i TÓM TẮT.........................................................................................................................ii MỤC LỤC .......................................................................................................................iii DANH MỤC HÌNH.......................................................................................................... v DANH MỤC BẢNG ......................................................................................................vii CÁC TỪ VIẾT TẮT......................................................................................................viii CHƯƠNG 1 : TỔNG QUAN ........................................................................................... 1
TỔNG QUAN ........................................................................................................ 1 MỤC TIÊU ĐỀ TÀI............................................................................................... 3 GIỚI HẠN ĐỀ TÀI................................................................................................ 4 BỐ CỤC ĐỒ ÁN ................................................................................................... 4
CHƯƠNG 2 : CƠ SỞ LÝ THUYẾT ................................................................................ 5 GIỚI THIỆU VỀ KIẾN TRÚC RISC .................................................................... 5 2.1.1. Tổng quan về kiến trúc máy tính ..................................................................... 5 2.1.2. Sự phát triển của kiến trúc RISC ................................................................... 11 2.1.3. Đặc điểm chính của kiến trúc RISC .............................................................. 11 2.1.4. Ưu điểm và nhược điểm kiến trúc RISC ....................................................... 12 KIẾN TRÚC VI XỬ LÝ ...................................................................................... 13 2.2.1. Tổng quan về kiến trúc vi xử lý..................................................................... 13 2.2.2. Kiến trúc máy tính Von Neumann................................................................. 13 2.2.3. Kiến trúc máy tính Havard ............................................................................ 15 2.2.4. Kiến trúc máy tính MIPS............................................................................... 16 KIẾN TRÚC TẬP LỆNH RISC-V ...................................................................... 17 2.3.1. Tổng quan...................................................................................................... 17 2.3.2. Lịch sử và phát triển của RISC-V ................................................................. 17 2.3.3. Nguyên tắc thiết kế của RISC-V ................................................................... 18 2.3.4. Kiến trúc tập lệnh số nguyên cơ sở RV32I.................................................... 19 2.3.5. Phần mở rộng tiêu chuẩn của RISC-V .......................................................... 25 2.3.6. Ưu điểm, nhược điểm của RISC-V ............................................................... 26 KỸ THUẬT ĐƯỜNG ỐNG ................................................................................ 27
iii
2.4.1. Tổng quan về kỹ thuật đường ống................................................................. 27 2.4.2. Hoạt động của đường ống năm tầng.............................................................. 29 2.4.3. Xung đột đường ống...................................................................................... 30
CHƯƠNG 3 : THIẾT KẾ VÀ XÂY DỰNG HỆ THỐNG............................................ 34 YÊU CẦU HỆ THỐNG ....................................................................................... 34 THIẾT KẾ SƠ ĐỒ KHỐI VÀ CHỨC NĂNG MỖI KHỐI................................. 34
3.2.1. Sơ đồ khối hệ thống....................................................................................... 34 3.2.2. Hoạt động hệ thống ....................................................................................... 36 3.2.3. Khối lấy lệnh ................................................................................................. 37 3.2.4. Khối giải mã lệnh .......................................................................................... 39 3.2.5. Khối thực thi.................................................................................................. 42 3.2.6. Khối truy cập bộ nhớ ..................................................................................... 43 3.2.7. Khối ghi lại .................................................................................................... 44 3.2.8. Khối xử lý xung đột....................................................................................... 45
CHƯƠNG 4 : KẾT QUẢ................................................................................................ 47 KẾT QUẢ MÔ PHỎNG DẠNG SÓNG CÁC KHỐI ......................................... 47 4.1.1. Khối lấy lệnh ................................................................................................. 47 4.1.2. Khối giải mã lệnh .......................................................................................... 48 4.1.3. Khối thực thi.................................................................................................. 53 4.1.4. Khối truy cập bộ nhớ ..................................................................................... 59 4.1.5. Khối ghi lại .................................................................................................... 62 4.1.6. Khối xử lý xung đột....................................................................................... 62 KẾT QUẢ MÔ PHỎNG TOÀN HỆ THỐNG..................................................... 64 CHƯƠNG 5 : KẾT LUẬN VÀ HƯỚNG PHÁT TRIỂN .............................................. 76 KẾT LUẬN .......................................................................................................... 76 HƯỚNG PHÁT TRIỂN ....................................................................................... 76 TÀI LIỆU THAM KHẢO .............................................................................................. 77 PHỤ LỤC ....................................................................................................................... 79
iv
DANH MỤC HÌNH
Hình 2.1: Máy tính đầu tiên ENIAC ra đời năm 1946........................................... 6 Hình 2.2: Mô hình kiến trúc Von Neumann ........................................................... 7 Hình 2.3: Ram động và Transistor......................................................................... 7 Hình 2.4: Sơ đồ khối chức năng của một hệ thống máy tính ................................. 8 Hình 2.5: CPU của hãng Intel: 8086 và Core 2 Duo ............................................ 9 Hình 2.6: Bộ nhớ ROM và RAM .......................................................................... 10 Hình 2.7: Kiến trúc máy tính Von Neumann nguyên thuỷ ................................... 13 Hình 2.8: Kiến trúc máy tính Von Neumann hiện đại.......................................... 14 Hình 2.9: Kiến trúc máy tính Harvard................................................................. 15 Hình 2.10: Sự phát triển của RISC-V................................................................... 17 Hình 2.11: Trạng thái kiến trúc hiển thị cho RV32I ............................................ 19 Hình 2.12: Định dạng lệnh của RV32I ................................................................ 20 Hình 2.13: Cấu trúc lệnh loại R........................................................................... 21 Hình 2.14: Cấu trúc lệnh loại I ............................................................................ 21 Hình 2.15: Cấu trúc lệnh loại S ........................................................................... 22 Hình 2.16: Cấu trúc lệnh loại U .......................................................................... 22 Hình 2.17: Cấu trúc lệnh loại B........................................................................... 22 Hình 2.18: Cấu trúc lệnh loại J ........................................................................... 23 Hình 2.19: Danh sách các lệnh trong RV32M..................................................... 25 Hình 2.20: Thực thi chu kỳ đơn, thực thi không đường ống (phía trên) so với dùng kỹ thuật đường ống (phía dưới) .................................................................. 28 Hình 2.21: Thực hiện chu trình lệnh đường ống số học. ..................................... 29 Hình 2.22: Sự xung đột trong các lệnh dùng kỹ thuật đường ống. ...................... 31 Hình 2.23: Các lệnh phụ thuộc kết quả ADD với đường dẫn chuyển tiếp. ......... 31 Hình 2.24: Lệnh LD bỏ qua kết quả tới AND và OR, không tới SUB.................. 32 Hình 2.25: Đường ống trước và sau khi chậm trễ ............................................... 32 Hình 3.1: Sơ đồ tổng quan hệ thống .................................................................... 35 Hình 3.2: Sơ đồ chi tiết hệ thống ......................................................................... 36
v
Hình 3.3: Sơ đồ Khối lấy lệnh.............................................................................. 37 Hình 3.4: Sơ đồ chi tiết Khối lấy lệnh.................................................................. 38 Hình 3.5: Sơ đồ Khối giải mã lệnh ...................................................................... 39 Hình 3.6: Sơ đồ chi tiết Khối giải mã lệnh .......................................................... 39 Hình 3.7: Sơ đồ Khối thực thi .............................................................................. 42 Hình 3.8: Sơ đồ chi tiết Khối thực thi .................................................................. 42 Hình 3.9: Sơ đồ Khối truy cập bộ nhớ ................................................................. 43 Hình 3.10: Sơ đồ chi tiết Khối truy cập bộ nhớ ................................................... 44 Hình 3.11: Sơ đồ Khối ghi lại .............................................................................. 44 Hình 3.12: Sơ đồ chi tiết Khối ghi lại .................................................................. 45 Hình 3.13: Sơ đồ Khối xử lý xung đột.................................................................. 45 Hình 3.14: Sơ đồ chi tiết Khối xử lý xung đột...................................................... 46 Hình 4.1: Sơ đồ RTL của Khối lấy lệnh ............................................................... 47 Hình 4.2: Dạng sóng của Khối lấy lệnh............................................................... 47 Hình 4.3: Sơ đồ RTL của Khối giải mã lệnh........................................................ 49 Hình 4.4: Dạng sóng của Khối giải mã lệnh ....................................................... 49 Hình 4.5: Sơ đồ RTL của Khối thực thi ............................................................... 54 Hình 4.6: Dạng sóng của Khối thực thi ............................................................... 54 Hình 4.7: Sơ đồ RTL của Khối truy cập bộ nhớ .................................................. 60 Hình 4.8: Dạng sóng của Khối truy cập bộ nhớ .................................................. 60 Hình 4.9: Sơ đồ RTL của Khối ghi lại ................................................................. 62 Hình 4.10: Dạng sóng của Khối ghi lại ............................................................... 62 Hình 4.11: Sơ đồ RTL của Khối xử lý xung đột ................................................... 63 Hình 4.12: Dạng sóng của Khối xử lý xung đột................................................... 63 Hình 4.13: Sơ đồ RTL của Vi xử lý 32 bit ............................................................ 65 Hình 4.14: Công suất hoạt động của Bộ vi xử lý 32 bit....................................... 65 Hình 4.15: Dạng sóng của bộ vi xử lý 32 bit (từ 0 – 160ns)................................ 73 Hình 4.16: Dạng sóng của bộ vi xử lý 32 bit (từ 160 – 320ns)............................ 74 Hình 4.17: Dạng sóng của bộ vi xử lý 32 bit (từ 320 – 480ns)............................ 75
vi
DANH MỤC BẢNG
Bảng 2.1: Sơ đồ mã hoạt động chính RV32I 20 Bảng 2.2: Tổng thời gian của từng lệnh tính theo thời gian từng giai đoạn 28 Bảng 3.1: Bảng trạng thái của tín hiệu điều khiển với từng loại lệnh 41 Bảng 3.2: Bảng trạng thái của tín hiệu điều khiển ALU 41 Bảng 3.3: Mã hóa ImmSrc 41 Bảng 3.4: Các giá trị điều khiển cho các bộ ghép kênh chuyển tiếp 46 Bảng 4.1: Mã Assembly dùng mô phỏng chương trình 66
Bảng 4.2: Tóm tắt kết quả
71
vii
CÁC TỪ VIẾT TẮT
Ký hiệu ALU
CU CPU
HDL IoT ISA
PC RAM RAW
ROM WAR WAW
Từ tiếng Anh Arithmetic Logic Unit
Control Unit
Central Processing Unit
Hardware Description Language Internet of Things
Instruction Set Architecture
Program Counter Random Access Memory Read After Write
Read Only Memory Write After Read Write after Write
Nghĩa tiếng Việt Đơn vị luận lý số học
Đơn vị điều khiển Bộ xử lý trung tâm
Ngôn ngữ mô tả phần cứng Internet vạn vật
Kiến trúc tập lệnh
Bộ đếm chương trình
Bộ nhớ truy xuất ngẫu nhiên Đọc sau ghi
Bộ nhớ chỉ đọc Ghi sau đọc Ghi sau ghi
ARM
Advanced RISC Machine
Máy tính với tập lệnh đơn giản tiên tiến
CISC
Complex Instruction Set Computer
Máy tính với tập lệnh phức tạp
FPGA
Field-programmable gate array
Mảng cổng lập trình được dạng trường
MIPS
Microprocessor without Interlocked Pipeline Stages
Bộ vi xử lý không có giai đoạn đường ống đan xen
RISC
Reduced Instruction Set Computing
Máy tính với tập lệnh đơn giản
RISC-V
Reduced Instruction Set Computing - V
Máy tính với tập lệnh đơn giản -V
viii
CHƯƠNG 1 : TỔNG QUAN
TỔNG QUAN
Thế giới hiện đại đang chứng kiến một giai đoạn phát triển công nghệ đầy mạnh mẽ, đem lại những đổi mới kỹ thuật số đặc biệt quan trọng. Các tiến bộ này không chỉ ảnh hưởng đến các ngành công nghiệp và cấu trúc xã hội mà còn có sự thay đổi đáng kể nhiều khía cạnh của cuộc sống. Sự tiến bộ không ngừng trong lĩnh vực công nghệ không chỉ làm thay đổi bề mặt của các ngành công nghiệp, mà còn tạo ra sự hòa nhập và tương tác giữa nhiều xu hướng công nghệ khác nhau chứng kiến những đột phá đáng kể hơn nữa trong lĩnh vực này. Điều đặc biệt về cuộc cách mạng công nghiệp 4.0 là sự kết hợp và tương tác giữa nhiều xu hướng công nghệ, tạo nên một sức mạnh mới mẻ và đột phá [1].
Trong những năm gần đây, ngành công nghệ bán dẫn đã trở thành một ngành công nghiệp đóng vai trò quan trọng trong nền kinh tế của nhiều quốc gia trên thế giới, bao gồm cả Việt Nam. Sự thiếu hụt chip trên toàn cầu đã trở thành một vấn đề nóng được nhiều quốc gia quan tâm. Trong một tọa đàm về xu hướng phát triển công nghệ mạch tích hợp trên thế giới và tại Việt Nam, ông Phil Hoàng, một quản lý cấp cao tại Skyworks Solutions, đã chia sẻ rằng vi mạch bán dẫn được coi là nền tảng của tính toán hiện đại và đóng vai trò vô cùng quan trọng trong bối cảnh thế giới đang trải qua giai đoạn bùng nổ nghiên cứu và sản xuất chip [2]. Công nghiệp vi mạch bán dẫn đang đóng vai trò ngày càng quan trọng trong cuộc cách mạng chuyển đổi số và xanh, cũng như trong việc thúc đẩy kinh tế tri thức thay vì dựa vào tài nguyên thiên nhiên. Việt Nam với nguồn nhân lực chăm chỉ và ham học hỏi, cùng với đội ngũ các nhà khoa học nổ lực không ngừng cho sự phát triển của đất nước [3]. Xu hướng công nghệ RISC đang ngày càng trở nên phổ biến trong lĩnh vực thiết kế vi mạch và máy tính. Bằng cách tập trung vào việc giảm số lượng các lệnh máy cần thiết và tối ưu hóa hiệu suất xử lý, RISC đem lại nhiều lợi ích đáng kể [4]. Đặc biệt, việc tiêu thụ năng lượng thấp làm cho RISC trở thành sự lựa chọn ưa thích cho các ứng dụng di động và IoT. Sự đơn giản của các lệnh RISC cũng thuận lợi cho việc tối ưu hóa phần cứng, giúp giảm kích thước, chi phí sản
1
xuất và tăng hiệu suất của các hệ thống. Với những ưu điểm này, RISC đang ngày càng được ứng dụng rộng rãi trong các thiết bị điện tử và có tiềm năng phát triển mạnh mẽ trong tương lai [4].
Ở đề tài “Design of 32-bit Processor for Embedded Systems” của tác giả Hyun Woo Oh, Kwon Neung Cho và Seung Eun Lee đã áp dụng kiến trúc MIPS cho bộ vi xử lý 32 bit cho hệ thống nhúng [5]. Đề tài đã đạt được những ưu điểm như cung cấp diện tích ít hơn và công suất tiêu thụ thấp hơn, tuy nhiên đề tài vẫn còn một số hạn chế như khả năng xử lý đa nhiệm còn hạn chế, đặc biệt là so với kiến trúc tập lệnh RISC hiện đại khác. Điều này làm giảm hiệu suất của hệ thống khi cần xử lý nhiều tác vụ. Ở đề tài “A Single Clock Cycle MIPS RISC Processor Design using VHDL” của Mamun Bin Ibne Reaz, Md. Shabiul Islam và Mohd. S. Sulaiman [6], đề tài “Hardware Modelling of a 32-bit Single Cycle RISC Processor using VHDL” của tác giả Safaa S. Omran và Hadeel S. Mahmood [7] đã sử dụng một chu kỳ xung duy nhất cho bộ vi xử lý MIPS RISC. Đề tài đã đạt được những ưu điểm như một lệnh được thực thi trong một chu kỳ xung duy nhất, làm cho thiết kế đơn giản hơn và không có sự xung đột dữ liệu. Tuy nhiên còn một số hạn chế như một số lệnh có thể chỉ mất một phần nhỏ của chu kỳ xung để thực thi, trong khi các lệnh khác có thể mất nhiều chu kỳ. Điều này làm tăng thời gian thực thi trung bình của mỗi lệnh dẫn đến hiệu suất thấp và một số tài nguyên như thanh ghi, đường dẫn dữ liệu có thể không được sử dụng hiệu quả gây nên lãng phí tài nguyên [6].
Dựa trên những ưu điểm của công nghệ RISC, đồ án tốt nghiệp này tập trung phát triển một bộ vi xử lý mã nguồn mở, khả năng mở rộng, tiết kiệm năng lượng và hiệu suất cao. RISC-V tuân thủ nguyên tắc kiến trúc tập lệnh đơn giản hóa và hoạt động như một tập lệnh mã nguồn mở, hoàn toàn truy cập miễn phí cho cá nhân và các công ty [9]. RISC-V đã được phát triển bởi một nhóm dẫn đầu bởi Giáo sư David Patterson tại Đại học California, Berkeley. Ý tưởng này xuất phát từ nhu cầu trong cộng đồng công nghiệp và nghiên cứu về một kiến trúc tập lệnh
2
mở, linh hoạt, có thể mở rộng và hỗ trợ các không gian địa chỉ 32 bit, 64 bit và 128 bit [9].
RISC-V được thiết kế để làm cho việc phát triển và triển khai các bộ vi xử lý trở nên dễ dàng hơn bằng cách cung cấp một kiến trúc linh hoạt, tiêu chuẩn và không bị ràng buộc. Nhằm phát triển một bộ vi xử lý dự trên kiến trúc tập lệnh RISC-V và kiến trúc Harvard. Trong quá trình thực hiện nhóm sẽ tập trung vào việc thiết kế các thành phần chính của bộ vi xử lý bao gồm : Bộ điều khiển, bộ nhớ, bộ xử lý lệnh và bộ xử lý dữ liệu để tối ưu hóa hiệu suất và tính hiệu quả. Sau đó, để đảm bảo tính đúng đắn và hiệu suất của bộ vi xử lý, nhóm sẽ sử dụng phần mềm mô phỏng Vivado Design Suite để kiểm tra các mô-đun của bộ vi xử lý. Thừa hưởng từ các đề tài đã nghiên cứu như kiến trúc MIPS, chu kỳ xung duy nhất... Nhóm đưa ra một số cải tiến như sử dụng kiến trúc Harvard để sử dụng hai bộ nhớ riêng biệt cho lệnh và dữ liệu giúp tránh xung đột khi truy cập và sử dụng kỹ thuật đường ống cho phép nhiều lệnh thực hiện cùng một lúc , từ đó tăng tốc độ xử lý , giúp giảm thời gian chờ đợi và tối ưu hóa hiệu suất của bộ vi xử lý [8]. Kết quả dự kiến của đề tài này là một bộ vi xử lý 32 bit dựa trên kiến trúc tập lệnh RISC-V và kiến trúc Harvard có khả năng thực thi nhiều lệnh cùng một lúc, tối ưu hóa hiệu suất và tính hiệu quả trong các hệ thống nhúng và ứng dụng nhúng khác.
MỤC TIÊU ĐỀ TÀI
Mục tiêu của đề tài là phát triển một bộ vi xử lý 32 bit dựa trên kiến trúc tập lệnh RISC-V và kiến trúc Harvard, nhằm tối ưu hóa hiệu suất và tính hiệu quả trong các hệ thống nhúng :
- Tận dụng kiến trúc với tập lệnh đơn giản hóa để giảm độ phức tạp và mã nguồn mở hoàn toàn có thể truy cập linh hoạt để bất kỳ cá nhân nào sử dụng mà không chịu bất kỳ chi phí nào.
- Tận dụng kỹ thuật đường ống để tăng cường hiệu suất xử lý thông qua việc thực thi đồng thời các giai đoạn khác nhau của một lệnh trong mỗi chu kỳ xung.
3
- Tận dụng ưu điểm của kiến trúc Harvard để phân biệt bộ nhớ lệnh và bộ nhớ dữ liệu để cải thiện việc truy cập bộ nhớ, tăng tốc độ thực thi chương trình và tránh xung đột giữa việc đọc và ghi dữ liệu.
GIỚI HẠN ĐỀ TÀI
Đề tài sẽ tập trung vào việc thiết kế và phát triển một bộ vi xử lý 32 bit dựa trên kiến trúc tập lệnh RISC-V và kiến trúc Harvard. Tuy nhiên, để đảm bảo tính khả thi và hiệu quả, đề tài sẽ giới hạn vào các khía cạnh như:
- Hạn chế đi sâu vào vấn đề thiết kế vi mạch hay tích hợp ở cấp độ chip. Thay vào đó là thiết kế các thành phần cơ bản của bộ vi xử lý.
- Sử dụng phần mềm mô phỏng để kiểm tra tính đúng đắn và hiệu suất của bộ vi xử lý, nhưng không đặt mục tiêu vào việc tạo ra một mô hình mô phỏng hoàn chỉnh và chi tiết của toàn bộ bộ vi xử lý.
- Không tích hợp bộ vi xử lý với các công nghệ, giao thức khác trong hệ thống nhúng và nhấn mạnh vào việc phát triển một vi xử lý độc lập.
BỐ CỤC ĐỒ ÁN
Đề tài gồm 5 chương được phân bổ như sau:
- Chương 1: Tổng quan: Tổng quan về đề tài, mục tiêu đặt ra của đề tài, giới
hạn đề tài cũng như bố cục của đề tài.
- Chương 2: Cơ sở lý thuyết: Lý thuyết liên quan đến đề tài, những khái niệm
và nội dung cần tìm hiểu khi xây dựng đề tài như vi xử lý, bộ nhớ, kiến trúc
máy tính...
- Chương 3: Thiết kế và xây dựng hệ thống: Mô tả yêu cầu của hệ thống, sơ
đồ khối hệ thống, thiết kế chi tiết từng khối và thiết kế phần mềm.
- Chương 4: Kết quả: Đánh giá chức năng từng khối, kết quả mô phỏng và
đánh giá khả năng đọc/ghi bộ nhớ.
- Chương 5: Kết luận và hướng phát triển.
4
CHƯƠNG 2 : CƠ SỞ LÝ THUYẾT
GIỚI THIỆU VỀ KIẾN TRÚC RISC 2.1.1. Tổng quan về kiến trúc máy tính 2.1.1.1. Giới thiệu kiến trúc máy tính
Kiến trúc máy tính rất quan trọng trong thiết kế hệ thống máy tính hiện đại. Nó xác định cách các thành phần tương tác và cách thông tin được xử lý, lưu trữ. Kiến trúc này là cơ sở để phát triển và tối ưu hóa ứng dụng mới. Kiến trúc RISC và CISC là hai loại kiến trúc cung cấp các phương pháp khác nhau cho việc thiết kế và tối ưu hóa hệ thống, mỗi loại có ưu và nhược điểm riêng, cho phép sự linh hoạt trong lựa chọn kiến trúc phù hợp với dự án.
Kiến trúc máy tính nghiên cứu việc chọn và lắp ráp phần cứng để xây dựng máy tính đáp ứng yêu cầu về chi phí, hiệu suất và chức năng. Yêu cầu chức năng đòi hỏi máy tính có nhiều chức năng thực tiễn, yêu cầu hiệu suất đòi hỏi xử lý nhanh, chi phí đòi hỏi giá rẻ hơn. Đáp ứng cả ba mục tiêu này rất khó, nhưng nhờ phát triển công nghệ vi xử lý, máy tính hiện đại trở nên chức năng hơn, nhanh hơn và rẻ hơn.
Kiến trúc máy tính bao gồm:
Kiến trúc tập lệnh
Vi kiến trúc
Thiết kế hệ thống
Kiến trúc tập lệnh là giao diện giữa phần cứng và phần mềm. Nó xác định các lệnh mà phần cứng có thể thực hiện, cùng với các kiểu dữ liệu, các thanh ghi, các cách địa chỉ, và mô hình bộ nhớ mà lập trình viên và trình biên dịch có thể sử dụng để điều khiển phần cứng. ISA đóng vai trò như một hợp đồng, đảm bảo rằng bất kỳ chương trình nào được viết cho một ISA cụ thể sẽ chạy trên bất kỳ loại phần cứng nào tuân theo ISA đó. Một số ví dụ về ISA bao gồm x86, ARM, và MIPS.
Do Drive thay đổi chính sách, nên một số link cũ yêu cầu duyệt download. các bạn chỉ cần làm theo hướng dẫn.
Password giải nén nếu cần: ket-noi.com | Bấm trực tiếp vào Link để tải:
You must be registered for see links