hoang_minh_hanh
New Member
Download miễn phí Thiết kế và thi công mạch đồng hồ số dùng 7490
MỤC LỤC Trang LỜI CẢM ƠN . i
LỜI GIỚI THIỆU ii
NHẬN XÉT CỦA GIÁO VIÊN HƯỚNG DẪN . iii
NHẬN XÉT CỦA HỘI ĐỒNG CHẤM ĐỒ ÁN . iv
MỤC LỤC . v
DANH MỤC HÌNH VẼ TRONG BÁO CÁO vi
DANH MỤC BẢNG BIỂU TRONG BÁO CÁO . vii
LỜI NÓI ĐẦU ix
PHẦN 1: GIỚI THIỆU CHUNG . 1
1.1 Cơ sở lý thuyết 1
1.1.1 Flip- Flop 1
1.1.2 Hệ chuyển mã 2
1.1.2.1 Số BCD 2
1.1.2.2 Hệ chuyển từ mã nhị phân sang mã BCD 2
1.1.3 Hệ mã hóa và giải mã 3
1.1.3.1 Hệ mã hóa 3
1.1.3.2 Hệ giải mã 4
1.1.4 Hệ tuần tự (hệ đếm) 5
1.1.4.1 Khái niệm . 5
1.1.4.2 Hệ đếm bất kỳ 6
1.1.4.3 Ghép hệ đếm 7
1.2 IC chính sử dụng trong mạch . 8
1.2.1 IC LM555 . 8
1.2.2 IC đếm 74LS90 11
1.2.3 IC giải mã 74247 . 13
PHẦN 2: THIẾT KẾ MẠCH ĐỒNG HỒ SỐ 14
2.1 THIẾT KẾ SƠ ĐỒ MẠCH . 17
2.1.1 Sơ đồ khối mạch 17
2.1.2 Khối tạo xung 18
2.1.3 Khối đếm 19
2.1.4 Khối giải mã . 20
2.1.5 Khối hiển thị 22
2.2 MẠCH ĐỒNG HỒ SỐ 23
PHẦN 3: THI CÔNG MẠCH ĐỒNG HỒ SỐ . 26
3.1 công cụ sử dụng . 26
3.2 Quá trình thi công . 26
3.2.1 Chạy thử mạch trên proteus . 26
3.2.2 Vẽ sơ đồ mạch in . 27
3.2.3 Gia công mạch, lắp ráp và chạy thử 27
PHẦN 4: KẾT LUẬN 28
TÀI LIỆU THAM KHẢO 29
Để tải bản Đầy Đủ của tài liệu, xin Trả lời bài viết này, Mods sẽ gửi Link download cho bạn sớm nhất qua hòm tin nhắn.
Ai cần download tài liệu gì mà không tìm thấy ở đây, thì đăng yêu cầu down tại đây nhé:
Nhận download tài liệu miễn phí
Tóm tắt nội dung tài liệu:
PHẦN 1: GIỚI THIỆU CHUNGCơ sở lý thuyêt.
Flip-Flop
Flip-Flop la mạch logic có một hay hai đầu điểu khiển hai đầu ra. Tín hiệu trên hai đầu ra Flip-Flop phụ thuộc nhau: nếu một đầu ra tin hiệu là Q thì đầu ra tín hiệu còn lại là đảo của Q (). Khi tín hiệu ở cửa vào thỏa mãn điều kiện điều khiển, đầu ra Q sẽ lật trang thái từ mức logic thấp L len mức logic cao H hay ngược lại. Vậy tín hiệu ở đầu ra Flip-Flop khi có điều khiển là một bước nhảy điện áp.
Đặc điểm của Flip-Flop là: khi không có điều khiển ở cửa vào thì mức logic (L hay H) được duy trì ổn định.
Tùy theo số đầu vào điều khiển, Flip-Flop có bốn loại chính : S-R, J-K, T, D.
Hình 1.1: Ký hiệu các loại Flip-Flop
Hệ chuyển mã.
Số BCD ( Binary Code Decimal).
Được tạo nên khi ta mã hóa mỗi decac của một số thập phân dưới dạng một số bốn bit.
18 00011000
Hệ chuyển từ mã nhị phân sang mã BCD.
Bảng sự thật:
Nhị phân
BCD
X4
X3
X2
X1
Y5
Y4
Y3
Y2
Y1
0
0
0
0
0
0
0
0
0
0
0
0
1
0
0
0
0
1
0
0
1
0
0
0
0
1
0
0
0
1
1
0
0
0
1
1
.
.
.
.
.
.
.
.
1
0
0
1
0
1
0
0
1
1
0
1
0
1
0
0
0
0
1
0
1
1
1
0
0
0
1
1
1
0
0
1
0
0
1
0
1
1
0
1
1
0
0
1
1
1
1
1
0
1
0
1
0
0
1
1
1
1
1
0
1
0
1
Bảng 1.1: Bảng sự thật (chuyển từ nhị phân → BCD)
Hệ mã hóa và giải mã.
Hệ mã hóa.
Mã hóa thập phân thành nhị phân:
00
1
2
3
4
5
6
7
8
9
D
C
B
A
(LSB)
(MSB)
Hình 1.2: Mã hóa thập phân thành nhị phân
Bảng sự thật:
0
1
2
3
4
5
6
7
8
9
D
C
B
A
1
0
0
0
0
0
0
0
0
0
0
0
0
0
0
1
0
0
0
0
0
0
0
0
0
0
0
1
0
0
1
0
0
0
0
0
0
0
0
0
1
0
0
0
0
1
0
0
0
0
0
0
0
0
1
1
0
0
0
0
1
0
0
0
0
0
0
1
0
0
0
0
0
0
0
1
0
0
0
0
0
1
0
1
0
0
0
0
0
0
1
0
0
0
0
1
1
0
0
0
0
0
0
0
0
1
0
0
0
1
1
1
0
0
0
0
0
0
0
0
1
0
1
0
0
0
0
0
0
0
0
0
0
0
0
1
1
0
0
1
Bảng 1.2: Bảng sự thật (chuyển từ thập phân sang nhị phân)
Phương trình logic:
D= 8 + 9
C = 4 + 5 + 6 + 7
B = 2 + 3 + 6 + 7
A = 1 + 3 + 5 + 7 + 9
Sơ đồ mạch logic:
A
B
C
D
Hình 1.3: Sơ đồ mạch logic
Hệ giải mã.
Giải mã ra led 7 đoạn
Giải
mã
led
7 đoạn
D
C
B
A
a
b
c
d
e
f
g
Hình 1.4: Giải mã ra led 7 đoạn
Bảng sự thật:
Input
Output
D
C
B
A
a
b
c
d
e
f
g
0
0
0
0
0
0
0
0
0
0
1
0
0
0
1
1
0
0
1
1
1
1
0
0
1
0
0
0
1
0
0
1
0
0
0
1
1
0
0
0
0
1
1
0
0
1
0
0
1
0
0
1
1
0
0
0
1
0
1
0
1
0
0
1
0
0
0
1
1
0
0
1
0
0
0
0
0
0
1
1
1
0
0
0
1
1
1
1
1
0
0
0
0
0
0
0
0
0
0
1
0
0
1
0
0
0
0
1
0
0
1
0
1
0
X
X
X
X
X
X
X
1
0
1
1
X
X
X
X
X
X
X
1
1
0
0
X
X
X
X
X
X
X
1
1
0
1
X
X
X
X
X
X
X
1
1
1
0
X
X
X
X
X
X
X
1
1
1
1
X
X
X
X
X
X
X
Bảng 1.3: Bảng sự thật (giải mã ra led 7 đoạn)
*Thiết kế dùng cho IC 74247
1.1.4 Hệ tuần tự (hệ đếm).
1.1.4.1 Khái niệm:
Hệ đếm nối tiếp: xung đếm chỉ đưa vào một Flip-Flop.
Hệ đếm song song: xung đếm được đưa vào tất cả các phần tử đếm.
Để thành lập một hệ đếm ta sử dụng JK Flip-Flop. Nếu có n Flip-Flop thì thành lập được hệ đếm có dung lượng tối đa là 2n.
VD: 2 Flip-Flop thành lập hệ đếm 4.
3 Flip-Flop thành lập hệ dếm 8.
4 Flip-Flop thành lập hệ đếm 16.
Hệ đếm: đếm nối tiếp, đếm song song.
Xét hệ đếm nối tiếp 3bit:
Hình 1.5: Hệ đếm nối tiếp 3bit
1.1.4.2 Hệ đếm bất kỳ:
Gọi: N là số trạng thái của 1 hệ đếm bất kỳ
n là số bit đếm.
Ta có: .
VD: thành lập hệ đếm 6_ đếm lên.
Ta có: => sử dụng 3FF.
Hình 1.6: Hệ đếm bất kỳ
Bảng trạng thái:
Số
0
0
0
0
1
0
0
1
2
0
1
0
3
0
1
1
4
1
0
0
5
1
0
Xoá bit nhớ về 000
1
1
1
0
Bảng 1.4: Bảng trạng thái dùng để xóa bit nhớ
Ghép hệ đếm.
Nếu có hai hệ đếm N & M, ta có thể ghép nối tiếp thành hệ đếm có hung lượng N*M thạng thái.
Nguyên tắc ghép:
Đặt xung clock vào bộ đếm M.
Lấy tín hiệu từ bit có trọng số cao nhất của bộ đếm M làm xung clock cho bộ đếm N.
VD: Hệ đếm 10 ghép với hệ đếm 6 thành hệ đếm 60.
CK
A4 A3 A2 A1
Đếm 10
B3 B2B1
Đếm 6
MSB
CK
LSB
Hình 1.7: Hệ đếm 60
IC chính sử dụng trong mạch.
IC LM555.
Đại cương.
Vi mạch định thời LM555 là mạch tích hợp Analog- digital. Do có ngõ vào là tín hiệu tương tự và ngõ ra là tín hiệu số. Vi mạch định thời LM555 được ứng dụng rất rộng rãi trong thực tế, đặc biệt trong lĩnh vực điều khiển, vì nếu kết hợp với các linh kiện R, C thì nó có thể thực hiện nhiều chức năng như: định thời, tạo xung chuẩn, tạo tín hiệu kích, hay điều khiển các linh kiện bán dẫn công suất như: Transistor, SCR, Triac…
Hình dạng và sơ đồ chân.
Hình 1.8: Hình dạng và sơ đồ chân IC 555
Chân số 1 (GND): chổ nối mass để cấp dòng cho IC.
Chân số 2 (TRIGGER): ngõ vào của một tầng so áp, mạch so áp dùng các transistor PNP. Mức áp chuẩn 2*Vcc/3
Chân số 3 (OUTPUT): ngõ ra. Xác định theo mức volt cao (gần bằng mức áp chân 8) và thấp (gần bằng mức áp chân 1)
Chân số 4 (RESET): dùng lập định mức trạng thái ra. Khi chân số 4 nối mass thí ngõ ra ở mức thấp. Còn khi chân số 4 nối lên mức điện áp cao thì ngõ ra tùy theo mức điện áp giửa chân 2 và 6.
Chân số 5 (CONTROL VOLTAGE): dùng làm thay đổi mức áp chuẩn trong IC 555 theo mức biến áp ngoài hay dùng các điện trở ngoài cho nối mass. Tuy nhiên, trong hầu hết các mạch ứng dụng chân số 5 nối mass qua một tụ từ 0.01µF→ 0.1µF, các tụ có tác dụng lọc bỏ nhiễu giữ cho mức áp chuẩn ổn định.
Chân số 6 (THRESHOLD): ngõ vào của một tầng so áp khác, mạch so sánh dùng các transistor NPN. Mức áp chuẩn Vcc/3
Chân số 7 (DISCHAGER): có thể xem như một khóa điện và chịu điều khiển bởi tầng logic. Khi chân 3 ở mức thấp thì khóa này đóng lại. Ngược lại thì nó mở ra. Chân 7 tự nạp xả điện cho một mạch R-C lúc IC 555 dung như một tầng dao động.
Chân số 8 (Vcc): cấp nguồn Vcc để cấp điện cho IC. Nguồn nuôi cấp cho IC từ +5v→+15v và mức tối đa là +18v.
Cấu tạo và nguyên lý hoạt động.
Hình 1.9: Cấu tạo bên trong IC 555
Bên trong vi mạch IC555 có hơn 20 transistor và nhiều điện trở, thực hiện các chức năng sau:
Cầu phân áp gồm 3 điện trở nối từ Vcc xuống mass, cho ra hai mức điện áp chuẩn 1/3Vcc và 2/3Vcc.
So sánh COMP1: là mach khuếch đại so sánh có nối ra chân 6, nối qua chân 2. tuỳ từng trường hợp vào điện áp chân 2 so với điện áp chuẩn 1/3Vcc mà so sánh 1 có điện áp mức cao hay mức thấp để tín hiệu S điều khiển Flip-Flop( FF ) hoạt động.
So sánh COMP2: là mạch khuếch đại so sánh có nối ra chân 6, . tuỳ từng trường hợp vào điện áp chân 6 so với điện áp chuẩn 2/3Vcc mà so sánh 2 cho ra mức điện áp cao hay thấp để tín hiệu R điều khiển FF hoạt động.
Mạch FF là loại mạch lưỡng ổn kích một bên khi chân S có điện áp cao thì điện áp này sẽ kích đổi trạng thái FF làm ngõ ra Q lên mức cao, = 0. Khi S đang ở mức cao xuống mức thấp thì FF không đổi trạng thái.
Khi: S = 1 Q = 1 = 0
S = 1 0 FF không đổi trạng thái.
Khi R có điện áp cao thì điện áp này sẽ kích đổi trạng thái FF làm = 1, Q = 0. Khi R đang ở mức cao xuống mức thấp thì R không đổi trạng thái.
Mạch khuếch đại đảo nhằm khuếch đại dòng điện cung cấp cho tải, có ngõ vào là của FF, nên khi ở mức cao thì ngõ ra chân 3 có điện áp thấp 0V và ngược lại, khi ở mức thấp thì ngõ ra chân 3 của IC sẽ có điện áp cao (≈ Vcc)
Transistor T1 c...