khicodonemnhoai_vip87
New Member
Download miễn phí Đồ án Vi mạch hệ vi xử lý 8085A
Mục Lục
Trang
Lời mở đầu 1
Phần I: Giới thiệu về Hệ Vi xử lý
I. Sơ lược về Hệ thống Vi xử lý
1. Khối xử lý trung tâm 2
2. Bộ nhớ 2
3. Khối giao tiếp vào ra 3
4. Hệ thống Bus 3
II. Giới thiệu về Vi xử lý 3
III. Cấu trúc và họat động của Vi xử lý
1. Cấu trúc cơ bản của một Vi xử lý 4
2. Các đặc điểm bên trong Vi xử lý 4
3. Vi xử lý 8 bit 5
4. Tập lệnh của Vi xử lý 8
Phần II: Vi xử lý 8085A
I. Giới thiệu
1. Đặc tính 10
2. Sơ đồ chân và sơ đồ logic 10
II. Tập lệnh 8085A 16
Phần III: Thiết kế Hệ Vi xử lý 8085
I. Phương án thiết kế 22
II. Phần cứng 22
1. Khảo sát các IC dùng trong thiết kế 22
2. Kết nối 31
III. Phần mềm
1. Chương trình quét phím 36
2. Chương trình quét đèn 36
3. Chương trình minh họa 36
Phụ lục 43
Mục lục 49
Để tải bản Đầy Đủ của tài liệu, xin Trả lời bài viết này, Mods sẽ gửi Link download cho bạn sớm nhất qua hòm tin nhắn.
Ai cần download tài liệu gì mà không tìm thấy ở đây, thì đăng yêu cầu down tại đây nhé:
Nhận download tài liệu miễn phí
Tóm tắt nội dung tài liệu:
ân này yêu cầu Vi xử lý thực hiện công việc mà lệnh yêu cầu. Chiều dài của một lệnh bằng với chiều dài từ dữ liệu của Vi xử lý. Mỗi lệnh mà Vi xử lý thực hiện gồm hai yếu tố:- Mã công tác: cho biết thao tác mà Vi xử lý phải thực hiện.
- Toán hạng: được viết theo sau mã công tác, cho biết vị trí dữ liệu cần xử lý.
Có nhiều cách để chỉ vị trí của số liệu:
- Định địa chỉ trực tiếp bằng thanh ghi: toán hạng là ký hiệu của các thanh ghi và dữ liệu cần xử lý chính là nội dung chứa trong thanh ghi đó.
- Định địa chỉ gián tiếp bằng thanh ghi: toán hạng không phải là địa chỉ của số liệu mà chỉ là dấu hiệu cho biết nơi chứa dữ liệu.
- Định địa chỉ trực tiếp: toán hạng là địa chỉ của dữ liệu cần được xử lý.
- Định địa chỉ tức thời: toán hạng chính là dữ liệu cần được xử lý.
- Định địa chỉ ngầm định: vị trí hay giá trị của dữ liệu cần được xử lý được hiểu ngầm nhờ mã công tác.
PHẦN II: Vi xử lý 8085A
I. Giới thiệu:
Vi xử lý 8085A được hãng Intel chế tạo vào năm 1974. Đây là một Vi xử lý 8 bit, có chiều dài từ dữ liệu là 8 bit, chiều dài từ địa chỉ là 16 bit.
1. Đặc tính:
- Nguồn cung cấp : 5V ± 10%.
- Dòng điện cực đại: Imax = 170mA.
- Tần số xung clock chuẩn 6MHz.
- Mạch tạo xung clock được tích hợp, có thể dùng thạch anh, RC hay RC bên ngoài.
- Có 5 yêu cầu ngắt: Trong đó có một yêu cầu ngắt không che được (NMI - Non Maskable Interrupt) và một tương thích với 8080A.
- Có cổng Input/Output nối tiếp.
- Phần mềm tương thích 100% với 8080A.
2. Sơ đồ chân và sơ đồ logic:
8085A
X1
X2
Reset Out
SOD
SID
Trap
RST 7.5
RST 6.5
RST 5.5
INTR
INTA\
AD0
AD1
AD2
AD3
AD4
AD5
AD6
AD7
Vss
Vcc
HOLD
HLDA
CLK Out
Reset In
Ready
IO/M\
S1
RD\
WR\
ALE
S0
A15
A14
A13
A12
A11
A10
A9
A8
8085A
Ready
Hold
Intr
RST 7.5
RST 6.5
RST 5.5
Trap
Reset In
X1
X2
SID
Vcc
Vss
A15 - A8
AD7 - AD0
ALE
S0
S1
RD\
WR\
HLDA
INTA
Reset Out
SOD
CLK Out
Sơ đồ chân
A8..A15 - Address bus (output)
Byte cao của địa chỉ ô nhớ 16 bit hay địa chỉ cổng 8 bit, có cấu tạo ngõ ra 3 trạng thái. Trạng thái Hi-Z ở chế độ HOLD, HALT và trong lúc RESET.
AD0..AD7 - Address/Data bus (input/output)
Bus địa chỉ/dữ liệu, làm việc theo phương pháp đa lộ thời gian: Ở chu kỳ đồng hồ đầu tiên là byte thấp của địa chỉ ô nhớ hay khối xuất nhập, ở hai chu kỳ tiếp theo là dữ liệu, cấu tạo ngõ ra 3 trạng thái. Trạng thái Hi-Z ở chế độ HOLD, HALT và trong lúc RESET.
ALE - Address Latch Enable (output)
Ở chu kỳ đầu tiên của xung đồng hồ, ALE = [1] cho biết AD0..AD7 là bus địa chỉ.
T1
T2
T3
T1
T2
T3
xung clock
A15-A8
AD7-AD0
ALE
RD\
WR\
T
T
T
T
T
T
Address A15-A8
Address A15-A8
A7-A0
A7-A0
Data D7-D0
Data D7-D0
Chu kỳ viết
Chu kỳ đọc
Phương pháp đa lộ thời gian
Bus địa chỉ
Chốt
S0 S1 HLDA HOLD
8085A
RESET
RDY CLK INTA ALE RD WR IO/M\ OUT AD7 - AD0 A15 - A8
RESET IN
Bus điều khiển
Bus dữ liệu
Tín hiệu ngắt
Vi xử lý và chốt địa chỉ
RD\ - Read control (output)
Tác động mức thấp cho biết dữ liệu đang được đọc từ bộ nhớ hay cổng. Cấu tạo ngõ ra 3 trạng thái. Trạng thái Hi-Z ở chế độ HOLD, HALT và trong lúc RESET.
WR\ - Write control (output)
Tác động mức thấp cho biết dữ liệu đang được viết vào bộ nhớ hay cổng. Cấu tạo ngõ ra 3 trạng thái. Trạng thái Hi-Z ở chế độ HOLD, HALT và trong lúc RESET.
READY (input)
Mức cao trong chu kỳ đọc hay viết cho biết bộ nhớ hay thiết bị ngoại vi đã sẵn sàng gởi hay nhận dữ liệu, Vi xử lý sẽ đợi nếu ngõ này ở mức thấp.
S0, S1, IO/M\ - status (output)
Ba ngõ ra cho biết trạng thái hoạt động của Vi xử lý.
IO/M\
S1
S0
Trạng thái
0
0
1
Viết vào bộ nhớ
0
1
0
Đọc vào bộ nhớ
1
0
1
Viết ra cổng
1
1
0
Đọc từ cổng
0
1
1
Nhận lệnh
1
1
1
Nhận lệnh
* trạng thái Hi-Z
x không xác định
1
1
1
Nhận yêu cầu ngắt
*
0
0
HALT
*
x
x
HOLD
*
x
x
RESET
HLDA - Hold Acknowledge (output)
Tín hiệu ra cho biết Vi xử lý chấp nhận quyền sử dụng bus địa chỉ và bus dữ liệu ở chu kỳ kế tiếp, ngõ này trở về mức thấp khi không còn yêu cầu HOLD.
INTR - Interrupt Request (input)
Được dùng cho các yêu cầu ngắt công dụng chung, Vi xử lý sẽ nhận ra sau khi thực hiện xong một chỉ thị, ngắt này có thể được che bằng phần mềm và không có hiệu lực trong lúc RESET hay trong khi Vi xử lý đang thi hành một chương trình phục vụ ngắt.
INTA - Interrupt Acknowledge (output)
Ngõ ra mức thấp cho biết Vi xử lý chấp thuận yêu cầu ngắt.
RST 5.5, RST 6.5, RST 7.5 - Restart Interrupt (input)
Ba yêu cầu ngắt có mức độ ưu tiên cao hơn INTR, được điều khiển bởi lệnh SIM.
TRAP (input)
Yêu cầu ngắt có mức độ ưu tiên cao nhất và không che được bằng phần mềm.
Tên
Mức ưu tiên
Địa chỉ ngắt (1)
Tín hiệu tác động
TRAP
1
24h
Cạnh lên và mức cao
RST 7.5
2
3Ch
Cạnh lên
RST 6.5
3
34h
Mức cao
RST 5.5
4
2Ch
Mức cao
INTR
5
(2)
Mức cao
(1) Vi xử lý cất PC vào ngăn xếp trước khi nhảy đến địa chỉ ngắt.
(2) Phụ thuộc vào địa chỉ gọi ngắt.
INT0
INT1
INT2
INT3
INT4
INT5
INT6
INT7
Đệm
ba
trạng
thái
1 1 1
INTR\ INTA
Vi xử lý
1 1
D0
D1
D2
D3
D4
D5
D6
D7
A8 ... A15
AD0 ... AD7
74148
Các ngắt được gọi bằng lệnh RST
INTERRUPT
INT
RESTART
D7 D6 D5 D4 D3 D2 D1 D0
Địa chỉ bộ nhớ
(Hex)
0
1 1
0 0 0
1 1 1
0 0 0 0
1
1 1
0 0 1
1 1 1
0 0 0 8
2
1 1
0 1 0
1 1 1
0 0 1 0
3
1 1
0 1 1
1 1 1
0 0 1 8
4
1 1
1 0 0
1 1 1
0 0 2 0
5
1 1
1 0 1
1 1 1
0 0 2 8
6
1 1
1 1 0
1 1 1
0 0 3 0
7
1 1
1 1 1
1 1 1
0 0 3 8
RESET IN\ (input)
Mức thấp đặt lại bộ đếm chương trình về 0000H, xóa FF cho phép ngắt và HLDA. Bus địa chỉ, bus dữ liệu và bus điều khiển ở trạng thái Hi-Z trong lúc RESET.
RESET OUT (output)
Báo cho biết CPU đang ở trạng thái RESET, dùng để đặt lại toàn bộ hệ thống, ngõ ra tương thích TTL.
X1, X2 (input)
Ngõ đặt thạch anh, RC hay LC để tạo xung đồng hồ, X1 còn là ngõ vào của tín hiệu đồng hồ từ mạch bên ngoài.
CLK - Clock (output)
Ngõ ra xung đồng hồ có tần số bằng phân nửa tín hiệu tại X1.
SID - Serial Input Data line (input)
Ngõ vào dữ liệu nối tiếp nạp vào bit 7 của bộ tích lũy khi có lệnh RIM.
SOD - Serial Output Data line (output)
Ngõ ra dữ liệu nối tiếp được xác định bởi lệnh SIM.
Vcc Nguồn nuôi +5V.
Vss Mass.
Cấu tạo 8085A:
Cấu tạo bên trong của Vi xử lý 8085A có đầy đủ tất cả các khối của một Vi xử lý 8 bit đã được giới thiệu, nhưng có một số điểm khác biệt được thể hiện qua sơ đồ khối sau:
HOLD
INTERRUPT CONTROL
SERIAL I/O CONTROL
ACCUMULATOR (8)
TEMP REG(8)
FLAG (8)
FLIP FLOP
ALU
INSTRUCTION
DECODER AND
MACHINE CYCLE
ENCODING
ADDRESS
BUFFER
DATA/ADDRESS
BUFFER
B
REG (8)
C
REG (8)
D
REG (8)
E
REG (8)
H
REG (8)
L
REG (8)
STACK POINTER
PROGRAM COUNTER
INCREMENTER/
DECREMENTER
TIMING AND CONTROL
CONTROL STATUS DMA RESET
8 BIT INTERNAL DATA BU S
X1
X2
CLOCK OUT
READY
RD\ WR\ ALE
S0 S1 IO/M\
A15..A8
ADDRESS BUS
AD7..AD0
DATA/ADDRESS BUS
INTR INTA\ RST 7.5 RST 6.5 RST 5.5 TRAP
SID SOD
HLDA
RESET IN
RESET OUT
INSTRUCTION
REGISTER (8)
Cấu trúc Vi xử lý 8085A
Cấu tạo Vi xử lý 8085A gồm 3 phần: Đơn vị số học-logic, các thanh ghi và đơn vị điều khiển. Các thanh ghi trong 8085A được chia ra như sau:
Bộ đếm chương trình (PC) và con trỏ ngăn xếp (SP): là hai thanh ghi có độ dài 16 bit nên Vi xử lý có thể truy xuất được một lượng ô nhớ là 216 = 65536 byte hay 64Kbyte.
Bộ tích lũy (Accummulator): Có ...