deltaseriea
New Member
Download miễn phí Đề tài Xe robot điều khiển bằng bánh xích
Các dãy thanh ghi: gồm 4 dãy thanh ghi, mỗi day thanh ghi chứa 8 thanh ghi. Địa chỉ truy xuất từ 00H đến 1FH. Kiểu truy xuất dữ liệu là trực tiếp, gián tiếp và thanh ghi. Vùng này cho phép truy xuất dữ liệu nhanh, lệnh truy xuất đơn giản và ngắn gọn. Ở chế độ mặc định thì dãy thanh ghi tích cực là dãy thanh ghi 0. Có thể thay đổi dãy tích cực bằng cách thay đổi các bit chọn dãy thanh ghi RS1 và RS0 trong thanh ghi PSW. Nếu chương trình chỉ sử dụng dãy thanh ghi 0 thì ta có thể sử dụng vùng nhớ từ 08H đến 1FH cho các mục đích khác. Nhưng nếu trong chương trình có sử dụng các dãy thanh ghi khác thì phải cẩn thận khi sử dụng vùng nhớ này làm vùng nhớ dữ liệu.
Để tải bản Đầy Đủ của tài liệu, xin Trả lời bài viết này, Mods sẽ gửi Link download cho bạn sớm nhất qua hòm tin nhắn.
Ai cần download tài liệu gì mà không tìm thấy ở đây, thì đăng yêu cầu down tại đây nhé:
Nhận download tài liệu miễn phí
Tóm tắt nội dung tài liệu:
hay đổi phần cứng, khi đó ta chỉ cần thay đổi phần mềm lập trình là làm được.Cụ thể ở đồ án này nhóm em giới thiệu ứng dụng của chip vi điều khiển họ 8951 mà điển hình là chip 89V51, đây là chip đời sau của họ 8051. Dùng vào Robot điều khiển bằng tay đơn giản, đây là một ứng dụng nhỏ của vi điều khiển dùng trong lĩnh vưc tự động hóa. Mục đích tìm hiểu và ứng dụng họ Vi Điều Khiển nhằm tạo ra những sản phẩm, thiết bị tiên tiến hơn ứng dụng vào thực tế làm tăng năng xuất …Ngoài ra tập đồ án này cũng có thể dùng làm tài liệu tham khảo cho các bạn khóa sau nâng cao ứng dụng của Chip vi điều khiển.
1.2 : Chip vi điều khiển 89V51:
1.2.1 : Khái quát chung:
89V51RB2/RC2/RD2 thuộc họ vi điều khiển 80C51 có 64kB Flash và 1024bytes (1kB) bộ nhớ dữ liệu RAM.
chức năng đặc biệt của 89V51RB2/RC2/RD2 là ở chế độ hoạt động mode X2. Người thiết kế có thể quy ước chạy ứng dụng của mình ở chế độ 12 chu kỳ xung nhịp trên 1 chu kỳ máy hay chọn chế độ X2 với 6 chu kỳ xung nhịp trên 1 chu kỳ máy.
Bộ nhớ chương trình Flash cho phép lập trình ISP hoặc/và song song. Chế độ lập trình song song được đưa ra để thích ứng với tốc độ cao, giảm thời gian và giá thành.
Bộ nhớ chương trình 89V51RB2/RC2/RD2 có chức năng IAP (In-Application Programmable), cho phép cấu hình lại bộ nhớ Flash trong khi chạy ứng dụng.
1.2.2 : chức năng:
* Hoạt động ở 5VDC trong tầm tần số dao động đến 40MHz.
* 16/32/64 kB bộ nhớ chương trình trên chip với chức năng ISP (In-System Programming) và IAP (In-Application Programming)
* Sử dụng chế độ 12 chu kì xung nhịp (mặc định) hay 6 chu kỳ xung nhịp được chọn bằng phần mềm hay ISP
* SPI (Serial Peripheral Interface) và tăng cường UART
* 5 PCA (Programmable Counter Array) với chức năng PWM / capture/ compare 16bits.
* 4 Port I/O (xuất nhập) 8 bit. 3 Port có dòng lớn (16mA trên mỗi chân)
* 3 Timers/Couters 16 bit
* Watchdog Timer có thể lập trình được
* 8 nguồn ngắt với 4 mức độ ưu tiên.
* 2 thanh ghi DPTR
* Chế độ IEM mức thấp
* Thích hợp mức Logic của TTL và CMOS
* Phát hiện nguồn yếu
* Chế độ nguồn yếu
Hình Sơ đồ khối và sơ đồ chân của 89V51RB2/RC2/RD2
1.2.3 : Chức năng của các chân:
– Port 0: (P0.0 đến P0.7) có số chân từ 39 đến 32, Port xuất / nhập.
Port 0 là một port xuất/nhập song hướng cực máng hở 8 bit. Nếu được sử dụng như là một ngõ xuất thì mỗi chân có thể kéo 8 ngõ vào TTL. Khi mức 1 được viết vào các chân của port 0, các chân này có thể được dùng như là các ngõ nhập tổng trở cao.
Port 0 có thể được định cấu hình để hợp kênh giữa bus địa chỉ và bus dữ liệu (phần byte thấp) khi truy cập đến bộ nhớ dữ liệu và bộ nhớ chương trình ngoài. Ở chế độ này, P0 có các điện trở pullup bên trong.
Port 0 cũng nhận các byte code (byte mã chương trình) khi lập trình Flash, và xuất ra các byte code khi kiểm tra chương trình. Cần có các điện trở pullup bên ngoài khi thực hiện việc kiểm tra chương trình.
Port 1: (P1.0 đến P1.7) có số chân từ 1 đến 8, Port xuất / nhập.
–Port 1 là một port xuất/nhập song hướng 8 bit có các điện trở pullup bên trong. Các bộ đệm ngõ ra của port 1 có thể kéo hay cung cấp 4 ngõ nhập TTL. Khi mức 1 được viết vào các chân của port 1, chúng được kéo lên cao bởi các điện trở pullup nội và có thể được ung như là các ngõ nhập. Nếu đóng vai trò là các ngõ nhập, các chân của port 1 (được kéo xuống thấp qua các điện trở bên ngoài) sẽ cấp dòng IIL do các điện trở pullup bên trong. P1.5, P1.6, P1.7 có dòng điều khiển ra cao 16mA.
Port 1 cũng đóng vai trò là ngõ vào của địa chỉ byte thấp ở chế độ lập trình cho ROM và kiểm tra.
P1.0 – T2 (Chân xuất / nhập): Ngõ vào đếm của Timer/ Counter 2 hay ngõ ra xung (Clock out) từ Timer/ Counter 2.
P1.1 – T2EX (Chân nhập): Điều khiển hướng và khởi động timer/ Counter 2 ở chế độ Capture/reload.
P1.2 – ECI (Chân nhập): Ngõ vào xung nhịp. Tín hiệu này là nguồn xung nhịp ngoài cho chức năng PCA.
P1.3 – CEX0 (Chân xuất / nhập): Ngõ xuất nhập (I/O) bên ngoài của Capture/compare cho PCA Module 0.
P1.4 (Chân xuất / nhập):
+ : Chọn cổng phụ vào cho SPI.
+ CEX1: Ngõ xuất nhập (I/O) bên ngoài của Capture/compare cho PCA Module1.
P1.5 (Chân xuất / nhập):
+ MOSI: Ngõ ra chính, ngõ vào phụ cho SPI.
+ CEX2: Ngõ xuất nhập (I/O) bên ngoài của Capture/compare cho PCA Module2.
P1.6 (Chân xuất / nhập):
+ MISO: Ngõ vào chính, ngõ ra phụ cho SPI.
+ CEX3: Ngõ xuất nhập (I/O) bên ngoài của Capture/compare cho PCA Module3.
P1.7 (Chân xuất / nhập):
+ SCK: Ngõ ra chính, ngõ vào phụ cho SPI.
+ CEX4: Ngõ xuất nhập (I/O) bên ngoài của Capture/compare cho PCA Module4.
Port 2 (P2.0 đến P2.7) có số chân từ 21 đến 28, Port xuất / nhập.
Port 2 là một port xuất/nhập song hướng 8 bit có các điện trở pullup bên trong. Các bộ đệm ngõ ra của port 2 có thể kéo hay cung cấp 4 ngõ vào TTL. Khi các mức 1 được viết vào các chân của port 2 thì chúng được kéo lên cao bởi các điện trở pullup nội và có thể được dùng như các ngõ vào. Khi được dùng như các ngõ vào, các chân của port 2 (được kéo xuống qua các điện trở bên ngoài) sẽ cấp dòng IIL do có các điện trở pullup bên trong.
Port 2 là địa chỉ byte cao của khi đọc từ bộ nhớ chương trình ngoài và khi truy cập bộ nhớ dữ liệu ngoài dùng các địa chỉ 16 bit (MOVX @DPTR). Ở chế độ này, nó dùng các điện trở pullup nội “mạnh” khi phát ra các mức 1.
Port 2 cũng nhận các bit cao của địa chỉ và một vài tín hiệu điều khiển khi lập trình và kiểm tra bộ nhớ ROM.
Port 3 (P3.0 đến P3.7) có số chân từ 10 đến 17, Port xuất / nhập
Port 3 là một port xuất-nhập song hướng 8 bit có điện trở pullup nội bên trong. Các bộ đệm ngõ ra của port 3 có thể kéo hay cung cấp 4 ngõ vào TTL. Khi các mức 1 được viết vào các chân của port 3 thì chúng được kéo lên cao bởi các điện trở pullup nội và có thể được dùng như các ngõ vào. Khi được dùng như các ngõ vào, các chân của port 3 (được kéo xuống qua các điện trở bên ngoài) sẽ cấp dòng IIL do có các điện trở pullup bên trong.
Port 3 cũng nhận một số tín hiệu điều khiển và một phần bit địa chỉ cao trong quá trình lập trình và kiểm tra.
P3.0 – RXD (Chân nhập): Ngõ vào của Port nối tiếp.
P3.1 – TXD (Chân xuất): Ngõ ra của Port nối tiếp.
P3.2 – (Chân nhập): Ngõ vào ngắt ngoài 0.
P3.3 – (Chân nhập): Ngõ vào ngắt ngoài 1.
P3.4 – T0 (Chân nhập): Ngõ vào đếm của Timer/Counter 0.
P3.5 – T1 (Chân nhập): Ngõ vào đếm của Timer/Counter 1.
P3.6 – (Chân xuất): Điều khiển ghi vào bộ nhớ dữ liệu ngoài.
P3.7 – (Chân xuất): Điều khiển đọc từ bộ nhớ dữ liệu ngoài.
– (Program Store Enable): Chân 29, chân xuất / nhập.
Khi sử dụng bộ nhớ chương trình trong chip, không hoạt động (mức cao). Khi sử dụng bộ nhớ chương trình ngoài, được tích cực 2 lần trong mỗi chu kì máy, ngoại trừ sự khích hoạt được bỏ qua trong khi kết nối bộ nhớ chương trình ngoài . Sự thay đổi cưỡng bức mức cao sang thấp trên trong khi ngõ vào RST đang ở mức cao trong hơn 10 chu kì máy sẽ đưa vi điều khiển vào chế độ lập trình host từ bên ngoài.
RST (Reset): Chân 9, chân nhập.
Trong khi bộ dao động đang chạy, vi điều khiển sẽ được Reset khi đặt mức cao vào chân này trong 2 chu kỳ máy. Nếu chân được điều khiển bằng cách chuyển tiếp mức cao sang thấp trong khi chân RST giữ...