Link tải luận văn miễn phí cho ae Kết Nối
MỤC LỤC
Trang
MỞ ĐẦU ........………………………………………………………………….... 1
Chương 1: TỔNG QUAN VỀ TÍN HIỆU VÀ CHỌN LỌC TÍN HIỆU …....... 4
1.1 Tín hiệu tương tự (Analog) và tín hiệu số (Digital) ...…………………... 4
1.1.1.Khái niệm, phân loại tín hiệu và hệ xử lý tín hiệu ………….…............ 4
1.1.2 Hệ xử lý số ...... .............…………………………………………… .. 12
1.2 Các bộ biến đổi tín hiệu tín hiệu tương tự-số (ADC)
và bộ biến đổi số-tương tự (DAC)…………………………………….. .. 19
1.2.1 Bộ biến đổi DAC :.………………………………… … …………… . 19
1.2.2 Bộ biến đổi ADC : ………………………………… ……………. . 22
1.3 Bộ lọc số và cơ sở toán học của nó…………………………………….... 24
1.3.1: Tổng quan về bộ lọc số: …...………………… ………………. ..... 25
1.3.2: Công cụ toán học để thiết kế bộ lọc số…………..……………….. ..... 28
Chương 2 : TỔNG QUAN VỀ CẤU TRÚC FPGA CỦA HÃNG XILINX
VÀ PHẦN MỀM HỖ TRỢ THIẾT KẾ WEBPACK ISE…........ 32
2.1 Tổng quan về cấu trỳc FPGA của XILINX…………………………. .... 32
2.1.1. Sự hình thành và phát triển của FPGA và CPLD.…………….. ........ 32
2.1.2. Giới thiệu các họ thiết bị của Xilinx……………………… …………. 38
2.1.3. Cấu trúc FPGA của hãng Xilinx …………………………………….. 44
2.2 Phần mềm thiết kế WEBPACK ISE…………………………… ............ 52
2.2.1. Giới thiệu sơ lược:………………………… ………… ……… …... 52
2.2.2. Cụng cụ thiết kế:………………………………… …… ……………. 52
2.2.3. Lõi sở hữu trí tuệ của Xilinx ( IP_Core ):………………………….. ... 55
2.2.4. Giới thiệu ngôn ngữ VHDL………………………………..………...... 55
Chương 3 : HỖ TRỢ THIẾT KẾ CỦA MATLAB VÀ EDA
VỚI BỘ LỌC SỐ……………………………………………… ...... 63
3.1 Phương pháp thiết kế theo mô hình:..………………………………… ... 63
3.1.1.Giới thiệu:…..………………………………………………………..... 63
Ket-noi.com kho tai lieu mien phi Ket-noi.com kho tai lieu mien phi3.1.2.Kết luận….…………………………………………………………...... 68
3.2 Sự hỗ trợ của Matlab với thiết kế bộ lọc số (FDATool)……… …… ...... 68
3.2.1. Tổng quan về hộp công cụ thiết kế bộ lọc số (FDATool)… …… ...... 68
3.2.2. Thiết kế bộ lọc theo phương pháp sử dụng các hàm chức năng: .. ....... 73
3.2.3. Thiết kế bộ lọc theo phương pháp sử dụng giao diện của
FDATool.............................................................................................:. 77
3.2.4. Phân tích một số cấu trúc của các hàm thông dụng
trong thiết kế bộ lọc: ………….....…………………… ……………... 83
3.3 Sự hỗ trợ thiết kế của EDA (phần mềm ISE): ………… ……… ….... . 85
Chương 4 : THIẾT KẾ BỘ LỌC TÍN HIỆU SỐ DẠNG FIR .…………........ 87
4.1 Kết cấu cho các kiểu lọc tần số dạng FIR:…………………………….... 87
4.1.1. Bộ lọc thông thấp lý tưởng…………………… ……………….. ....... 88
4.1.2. Bộ lọc thông cao lý tưởng……… .....……………………………..... 90
4.1.3. Bộ lọc dải thông lý tưởng…… ……………………… ……….. ......... 91
4.1.4. Bộ lọc dải chặn lý tưởng……………… ……………… ………......... 93
4.1.5 .Nhận xét……… ……………………………………… ………. ....... 95
4.2 Cấu hình tổng quát của bộ lọc FIR………………………………… ....... 92
4.3 Tổng hợp hệ thống theo phương pháp mô hình hoá đối tượng……. ..... 95
4.3.1. Giả thiết kỹ thuật………………………………………… …… ........ 95
4.3.2. Thiết kế bộ lọc số đáp ứng xung hữu hạn
theo phương pháp MBD........................................................................ 95
4.3.3.Hiện thực hoá và mã để hiện thực hoá ……………………………. ....105
4.3.4. Thử nghiệm và kiểm tra ................................................………..….....112
ĐÁNH GIÁ VÀ KẾT LUẬN…...…………………………………………....….114
1. Khả năng thực hiện và hướng phát triển của đề tài………………...….…….114
2. Khả năng áp dụng vào thực tiễn …………………………………….……....114
TÀI LI ỆU THAM KH ẢO………………………………………………… . …116
PHỤ LỤCLỜI CAM ĐOAN
tui xin cam đoan luận văn này là công trình nghiên cứu của riêng tôi.
Các số liệu, kết quả nêu trong luận văn là trung thực và chưa từng được ai
công bố trong bất kỳ công trình nghiên cứu nào khác./.
Tác giả luận văn
Trần Thanh Sơn
Ket-noi.com kho tai lieu mien phi Ket-noi.com kho tai lieu mien phiB¶ng c¸c ch÷ viÕt t¾t vμ ký hiÖu
Tõ viÕt t¾t NghÜa tiÕng Anh NghÜa tiÕng ViÖt
ABEL Advanced Boolean Expression
Language
Ng«n ng÷ diÔn t¶ ®¹i sè Bool
cao cÊp.
ADC Analog-to-Digital Converter Bé chuyÓn ®æi t−¬ng tù sè.
AIM Advanced Interconnect Matrix Ma trËn liªn kÕt cao cÊp .
ANSI American National Standards
Institute.
ViÖn tiªu chuÈn quèc gia Hoa
kú.
ASIC Application Specific IC IC øng dông chuyªn biÖt.
ASSP Application Specific Standard
Product
S¶n phÈm tiªu chuÈn øng
dông chuyªn biÖt.
ATE Automatic Test Equipment ThiÕt bÞ kiÓm tra tù ®éng.
CAD Computer Aided Design C«ng cô thiÕt kÕ ®−îc trî gióp
bëi m¸y tÝnh.
CAN Controller Area Network Bé ®iÒu khiÓn m¹ng khu vùc.
CBT Computer Based Training HuÊn luyÖn dùa trªn m¸y tÝnh.
CDMA Code Division Multiple Access Sù ph©n chia m· ®a truy cËp.
CE Clock Enable TÝn hiÖu cho phÐp Clock.
CLB Configurable Logic Block Khèi Logic cho phÐp ®Þnh cÊu
h×nh.
CLK Clock Signal TÝn hiÖu ®ång hå .
CICC Custom Integrated Circuits
Conference
Héi th¶o vÒ m¹ch tÝch hîp tuú
biÕn.
CMOS Complementary MOS C«ng nghÖ MOS c¶i tiÕn.
CPLD Complex Programmabe Logic
Device
ThiÕt bÞ logic cho phÐp lËp
tr×nh phøc t¹p.
CSP Chip Scale Packaging §ãng gãi theo kÝch th−íc
máng.
DCI Digitally Controlled Impedance Trë kh¸ng ®iÒu khiÓn ®−îc sè.DRAM Dynamic Random-Access Memory Bé nhí ®éng truy xuÊt ngÉu
nhiªn, cßn gäi lµ RAM ®éng
DCM Digital Clock Manager Bé qu¶n lý ®ång hå sè.
DCM Digital Control Managerment Gi¸m s¸t ®iÒu khiÓn sè.
DES Data Encryption Standard ChuÈn m· ho¸ d÷ liÖu.
DRC Design Rule Checker Bé kiÓm tra quy t¾c thiÕt kÕ
DSL Digital Subsciber Line §−êng thuª bao sè.
DSP Digital Signal Processor Bé xö lý tÝn hiÖu sè.
DTV Digital Television TruyÒn h×nh sè.
ECS Schematic Editor Bé so¹n th¶o s¬ ®å nguyªn lý .
EDA Electronic Design Automation HÖ tù ®éng thiÕt kÕ ®iÖn tö
EDIF Electronic Digital Interchange
Format.
§Þnh d¹ng trao ®æi ®iÖn tö sè.
EEPROM Electrically Erasable Programmable
Read-Only-Memory.
Bé nhí chØ ®äc lËp tr×nh vµ
xo¸ ®−îc b»ng ®iÖn
EMI Electromagnetic Interference. NhiÔu ®iÖn tõ tr−êng.
eSP emerging Standards and Protocols Sù n¶y sinh c¸c tiªu chuÈn vµ
giao thøc.
EPROM Erasable Programmable Read-OnlyMemory
Bé nhí chØ ®äc lËp tr×nh vµ
xo¸ ®−îc.
FPGA Field-Programmable Gate Array Ma trËn cæng lËp tr×nh ®−îc
theo hµng.
FAT File Allocation Table B¶ng cÊp ph¸t File.
FIFO First In First Out Vµo tr−íc ra tr−íc.
FIR Finite Impulse Respone (Filter) §¸p øng xung h÷u h¹n.
FIT Failures in Time Lçi thêi gian.
FSM Finite State Machine M¸y tr¹ng th¸i h÷u h¹n.
fMAX Frequency Maximum TÇn sè cùc ®¹i
GPS Global Positioning System HÖ thèng ®Þnh vÞ toµn cÇu.
GTL Gunning Transceiver Logic Bé dß t×m logic thu ph¸t
Ket-noi.com kho tai lieu mien phi Ket-noi.com kho tai lieu mien phiGTLP Gunning Tranceiver Logic Plus Bé dß t×m logic thu ph¸t c¶i
tiÕn.
GUI Graphical User Interface Giao tiÕp ®å ho¹ ng−êi dïng.
HSTL High Speed Tranceiver Logic Logic thu ph¸t tèc ®é cao.
HDL Hardware Description Language Ng«n ng÷ m« t¶ phÇn cøng
I/O Input and Output Vµo ra
IBIS I/O Buffer Information
Specification
Th«ng tin chi tiÕt bé ®Öm vµo
ra.
IEEE Institute of Electrical and Electronic
Engineers
HiÖp héi c¸c Kü s− §iÖn vµ
§iÖn tö
ILA Intergrated Logic Analyzer Bé ph©n tÝch logic ®−îc tÝch
hîp.
IOB Input Output Block Khèi vµo ra
IP Intellectual Property Së h÷u trÝ tuÖ.
IRLTM Internet Reconfigurable Logic §¬n vÞ logic cho phÐp ®Þnh
cÊu h×nh l¹i trªn m¹ng
Internet.
ISE Intergrated Software Enviroment M«i tr−êng phÇn mÒm ®−îc
tÝch hîp.
ISP In System Programming LËp tr×nh trong hÖ thèng.
JEDEC Joint Electron Device Enginnering
Council
HiÖp héi khoa häc thiÕt bÞ
®iÖn tö ghÐp nèi.
JTAG Joint Test Advisory Group Nhãm t− vÊn kiÓm tra ghÐp
nèi.
LAN Local Area Network M¹ng côc bé.
LEC Logic Equivalence Checker Bé kiÓm tra logic t−¬ng ®−¬ng
LMG Logic Modeling Group Nhãm mÉu Logic.
LUT Look Up Table B¶ng tra hay bé t¹o hµm logic
LVCMOS Low Voltage Complementary Metal
Oxide Semiconductor
Líp b¸n dÉn oxit kim lo¹i bæ
xung ®iÖn ¸p thÊp.LVDS Low Voltage Differential Signaling TÝn hiÖu vi sai ®iÖn ¸p thÊp
LVDSEXT Low Voltage Differential signaling
Extension
TÝn hiÖu vi sai ®iÖn ¸p thÊp
më réng.
LVPECL Low Voltage Positive Emitter
Coupled Logic
Logic phèi ghÐp Emiter d−¬ng
®iÖn ¸p thÊp.
LVTTL Low Voltage Transitor To Transitor
Logic
Logic Transitor ®iÖn ¸p thÊp.
MAC Multiply and Accumulate Bé nh©n vµ tÝch luü
MAN Metropolitan Area Network M¹ng néi thÞ
MUX Multiplexer Bé chän kªnh
MOS Metal-Oxide-Silicon Kim lo¹i-Oxit-Silic
NGC Native Generic Compiler Bé biªn dÞch c¸c tÝnh chÊt
chung tù nhiªn
OE Output Enable Cho phÐp ®Çu ra
OTP One Time Programmable Cho phÐp lËp tr×nh mét lÇn
PACE Pinout and Area Constraints Editor Bé so¹n th¶o g¸n vïng c¸c
ch©n ra.
PAL Programmable Array Logic Logic m¶ng lËp tr×nh ®−îc
PCB Printed Circuit Board B¶ng m¹ch in.
PCI Peripheral Component Interconnect Liªn kÕt phÇn tö ngo¹i vi.
PCMCIA Personal Computer Memory Card
International Association
HiÖp héi quèc gia vÒ thÎ nhí
m¸y tÝnh c¸c nh©n.
PLA Programmable Logic Array M¶ng logic lËp tr×nh ®−îc
PLD Programmable Logic Device ThiÕt bÞ logic lËp tr×nh ®−îc
PPGA Plastic Pin-Grid Array KiÓu ®ãng gãi h×nh ch÷ nhËt,
hai hµng ch©n, b»ng chÊt dÎo
tæng hîp
PROM Programmable Read-Only-Memory Bé nhí chØ ®äc lËp tr×nh ®−îc
RAM Random-Access Memory Bé nhí truy xuÊt ngÉu nhiªn
ROM Read Only Memory Bé nhí chØ ®äc
Ket-noi.com kho tai lieu mien phi Ket-noi.com kho tai lieu mien phiSRAM Static Random-Access Memory Bé nhí tÜnh truy xuÊt ngÉu
nhiªn - cßn gäi lµ RAM tÜnh
SRL16 Shift Register LUT Bé dÞch LUT lµ ph−¬ng ph¸p
thay thÕ cho mçi bé t¹o chøc
n¨ng, mµ mçi bé nµy lµ mét
bé phËn cña CLB. Ph−¬ng
ph¸p nµy cho phÐp t¨ng sè
Flip-Flop lªn 16.
SSTL Stub Series Terminated Transceiver
Logic
§iÓm kÕt thóc ®Çu cuèi cña
bé thu ph¸t logic.
Tpd Time of Propagation Delay
(Through the Device )
Thêi gian gi÷ chËm ®−êng
truyÒn .
UCF User Constraints File File r»ng buéc ng−êi dïng.
VCCO Voltage Current Controlled
Oscillator
ChuyÓn ®æi ®iÖn ¸p dßng ®iÖn
®−îc ®iÒu khiÓn b»ng bé dao
®éng.
VFM Variable Function Multiplexer Bé chän kªnh cho phÐp biÕn
®æi.
VREF Voltage Reference §iÖn ¸p tham chiÕu.
VSS Visual Software Solution Gi¶i ph¸p phÇn mÒm ¶o
VHDL VHSIC Hardware Description
Language
Ng«n ng÷ m« t¶ phÇn cøng
cña m¹ch tÝch hîp tèc ®é rÊt
cao
VHSIC Very High Speed Integrated Circuits M¹ch tÝch hîp tèc ®é rÊt cao
WPU Weak Pull Up Bé treo tÝn hiÖu ë møc yÕu
XCITE Xilinx Controlled Impedance
Technology
Kü thuËt ®iÒu khiÓn trë kh¸ng
cña Xilinx
XST Xilinx Synthesis Technology Kü thuËt tæng hîp cña Xilinx
ZIA Zero Power Interconnect Array M¶ng c¸c ®−êng kÕt nèi
nguån kh«ng.Ket-noi.com kho tai lieu mien phi Ket-noi.com kho tai lieu mien phi4
CHƯƠNG 1
TỔNG QUAN VỀ TÍN HIỆU VÀ CHỌN LỌC TÍN HIỆU
Chương một trình bày các khái niệm cơ bản về tín hiệu và hệ xử lý tín hiệu
nói chung, cũng như tín hiệu số và hệ xử lý số nói riêng, các cách biểu diễn tín hiệu
số và hệ xử lý số, phương pháp biến đổi tín hiệu tương tự sang tín hiệu số và ngược
lại, phương pháp phân tích và xử lý hệ thống số. Nó là chương bổ trợ về mặt lý
thuyết cũng như chỉ ra vị trí của bộ lọc số trong hệ thống xử lý tín hiệu số, Nó là cơ
sở và là tiền đề cho các chương sau này. .
1.1. Tín hiệu tương tự (Analog) và tín hiệu số (Digital).
1.1.1.Khái niệm, phân loại tín hiệu và hệ xử lý tín hiệu
Để xác định đối tượng và phạm vi nghiên cứu của lĩnh vực xử lý tín hiệu số,
trước hết cần nắm được các khái niệm và thuật ngữ cơ bản về tín hiệu và các hệ xử
lý tín hiệu.
1.1.1.1. Khái niệm và phân loại tín hiệu:
1. Khái niệm về tín hiệu : Tín hiệu là một dạng vật chất có một đại lượng
vật lý được biến đổi theo quy luật của tin tức.
Có nhiều loại tín hiệu khác nhau, ví dụ như các tín hiệu âm thanh, ánh sáng,
sóng âm, sóng điện từ, tín hiệu điện ...vv... Mỗi lĩnh vực kỹ thuật thường sử dụng
một số loại tín hiệu nhất định. Trong các lĩnh vực có ứng dụng kỹ thuật điện tử,
người ta thường sử dụng tín hiệu điện và sóng điện từ, với đại lượng mang tin tức
có thể là điện áp, dòng điện, tần số hay góc pha. Mỗi loại tín hiệu khác nhau có
những tham số đặc trưng riêng, tuy nhiên tất cả các loại tín hiệu đều có các tham số
cơ bản là độ lớn (giá trị), năng lượng và công suất, chính các tham số đó nói lên bản
chất vật chất của tín hiệu . Tín hiệu được biểu diễn dưới dạng hàm của biến thời
gian x(t), hay hàm của biến tần số X(f) hay X(ω).
2. Phân loại tín hiệu: Theo dạng của biến thời gian t và giá trị hàm số x(t),
người ta phân loại tín hiệu như sau :
* Tín hiệu liên tục x(t) là tín hiệu có biến thời gian t liên tục.5
Tín hiệu liên tục xác định liên tục theo thời gian, với giá trị hàm số có thể biến
thiên liên tục hay được lượng tử hóa, và có thể tồn tại các điểm gián đoạn loại một
hay loại hai.
Trên hình 1.1a là đồ thị của tín hiệu liên tục có giá trị liên tục. Trên hình 1.1b là
đồ thị của tín hiệu liên tục có giá trị lượng tử hóa từ tín hiệu trên hình 1.1a. Trên
hình 1.1c là đồ thị của tín hiệu liên tục có giá trị gián đoạn loại một.
* Tín hiệu rời rạc x(nT) là tín hiệu có biến thời gian gián đoạn t = nT.
Tín hiệu rời rạc chỉ xác định ở những thời điểm gián đoạn t = nT, không xác
định trong các khoảng thời gian ở giữa hai điểm gián đoạn.
Có thể biến đổi tín hiệu liên tục x(t) thành tín hiệu rời rạc x(nT), quá trình đó
được gọi là rời rạc hóa tín hiệu liên tục. Định lý lấy mẫu là cơ sở để thực hiện rời
rạc hóa tín hiệu liên tục mà không làm thay đổi thông tin mang trong nó. Quá trình
rời rạc hóa tín hiệu liên tục còn được gọi là quá trình lấy mẫu.
Trên hình 1.2a là đồ thị của tín hiệu rời rạc có giá trị liên tục (có thể nhận giá trị
bất kỳ tại mỗi thời điểm rời rạc). Trên hình 1.2b là tín hiệu rời rạc có giá trị được
lượng tử hóa từ tín hiệu trên hình 1.2a
ĐÁNH GIÁ VÀ KẾT LUẬN
1. Khả năng thực hiện và hướng phát triển của đề tài:
Qua quá trình thực hiện đề tài: “ Thiết kế bộ lọc tín hiệu số trên công nghệ
FPGA với công cụ Matlab + EDA của Xilinx ”, từ việc nghiên cứu lý thuyết cơ sở
về bộ lọc số, hệ thống xử lý tín hiệu số, đến việc tìm hiểu về sự trợ giúp của Matlab
và EDA,chúng ta đã đưa ra được phương pháp thiết kế mô hình hoá đối tượng
( Model Based Design ) viết tắt là MBD. Qua phương pháp này nó giúp người thiết
kế giảm thiểu công sức và thời gian thiết kế, nâng cao hiệu quả kinh tế, và một điều
quan trọng hơn nữa là thiết kế của chúng ta mang tính mềm dẻo cao, sẵn sàng đáp
ứng được yêu cầu kỹ thuật mới của công nghệ.
Chúng ta đã thực hiện thành công bộ lọc FIR theo phương pháp thiết kế của
MBD, Cấu hình đã được tải xuống Board Spartan-3_xc3s200 đã chạy và được kiểm
tra bằng các thiết bị thực tế.
Qua nghiên cứu về bộ lọc số (đây là một vấn đề lớn), Chúng ta đương nhiên
nắm được phương pháp điều chế tín hiệu số (điều biên số), chuyển phổ tần trong xử
lý tín hiệu số, giải điều chế tín hiệu số.v.v. Do thời gian có hạn ta chỉ đưa ra phương
thức giải điều chế tín hiệu điều biên số ( bằng kết quả cuối ) để minh chứng cho
điều nói trên.
2. Khả năng áp dụng vào thực tiễn:
Với phương pháp thiết kế theo mô hình (MBD) ta có thể áp dụng để thiết kế
các thiết bị điện tử số, Ngoài việc áp dụng sự phát mã VHD của các phần mềm (ở
luận văn này là sự phát mã của Matlab, một số phần mềm khác cũng có khả năng
này) chúng ta còn có thể khai thác các lõi (core) được viết sẵn theo mục tiêu của
khối chức năng, vì vậy người thiết kế chỉ việc tổng hợp các khối này theo mục tiêu
kỹ thuật của thiết bị, công việc này đơn giản song mang lại hiệu quả kinh tế cao
( ta đã phân tích vấn đề này trong luận văn).115
Board Spartan-3_xc3s200 chỉ phù hợp cho các thiết kế nhỏ vì dung lượng
Cell,cổng hệ thống và số lượng bộ nhân là hạn chế, dùng nó để thiết kế các bộ lọc là
không phù hợp. Ta có thể sử dụng board Spartan-3_xc3s5000 để thiết kế các bộ lọc
số và các khối chức năng khác cho thiết bị điện tử số.Ngôn ngữ viết cho Spartan-
3_xc3s5000 với chức năng bộ lọc ta có thể tham khảo ở phụ lục trong luận văn này.
Thiết kế theo phương pháp mô hình hoá đối tượng “Model Based Design” _
MBD được đề cập trong luận văn này là một vấn đề lớn mang tính tổng quát cao,
Chúng ta phải nghiên cứu nhiều lĩnh vực từ “Cơ sở xử lý tín hiệu và điều khiển số”
đến các ngôn ngữ phần mềm “ Matlab_Simulịnk “ phần mềm “Webpack_ISE ”,
tham khảo rất nhiều trang WEB mà có đề cập đến phương pháp thiết kế này, ngoài
ra để tổng hợp thiết kế một cách chắc chắn ta cũng cần nghiên cứu đến kết cấu cứng
của các board trong họ Spartan-3 của Xilinx.
Do Drive thay đổi chính sách, nên một số link cũ yêu cầu duyệt download. các bạn chỉ cần làm theo hướng dẫn.
Password giải nén nếu cần: ket-noi.com | Bấm trực tiếp vào Link để tải:
MỤC LỤC
Trang
MỞ ĐẦU ........………………………………………………………………….... 1
Chương 1: TỔNG QUAN VỀ TÍN HIỆU VÀ CHỌN LỌC TÍN HIỆU …....... 4
1.1 Tín hiệu tương tự (Analog) và tín hiệu số (Digital) ...…………………... 4
1.1.1.Khái niệm, phân loại tín hiệu và hệ xử lý tín hiệu ………….…............ 4
1.1.2 Hệ xử lý số ...... .............…………………………………………… .. 12
1.2 Các bộ biến đổi tín hiệu tín hiệu tương tự-số (ADC)
và bộ biến đổi số-tương tự (DAC)…………………………………….. .. 19
1.2.1 Bộ biến đổi DAC :.………………………………… … …………… . 19
1.2.2 Bộ biến đổi ADC : ………………………………… ……………. . 22
1.3 Bộ lọc số và cơ sở toán học của nó…………………………………….... 24
1.3.1: Tổng quan về bộ lọc số: …...………………… ………………. ..... 25
1.3.2: Công cụ toán học để thiết kế bộ lọc số…………..……………….. ..... 28
Chương 2 : TỔNG QUAN VỀ CẤU TRÚC FPGA CỦA HÃNG XILINX
VÀ PHẦN MỀM HỖ TRỢ THIẾT KẾ WEBPACK ISE…........ 32
2.1 Tổng quan về cấu trỳc FPGA của XILINX…………………………. .... 32
2.1.1. Sự hình thành và phát triển của FPGA và CPLD.…………….. ........ 32
2.1.2. Giới thiệu các họ thiết bị của Xilinx……………………… …………. 38
2.1.3. Cấu trúc FPGA của hãng Xilinx …………………………………….. 44
2.2 Phần mềm thiết kế WEBPACK ISE…………………………… ............ 52
2.2.1. Giới thiệu sơ lược:………………………… ………… ……… …... 52
2.2.2. Cụng cụ thiết kế:………………………………… …… ……………. 52
2.2.3. Lõi sở hữu trí tuệ của Xilinx ( IP_Core ):………………………….. ... 55
2.2.4. Giới thiệu ngôn ngữ VHDL………………………………..………...... 55
Chương 3 : HỖ TRỢ THIẾT KẾ CỦA MATLAB VÀ EDA
VỚI BỘ LỌC SỐ……………………………………………… ...... 63
3.1 Phương pháp thiết kế theo mô hình:..………………………………… ... 63
3.1.1.Giới thiệu:…..………………………………………………………..... 63
Ket-noi.com kho tai lieu mien phi Ket-noi.com kho tai lieu mien phi3.1.2.Kết luận….…………………………………………………………...... 68
3.2 Sự hỗ trợ của Matlab với thiết kế bộ lọc số (FDATool)……… …… ...... 68
3.2.1. Tổng quan về hộp công cụ thiết kế bộ lọc số (FDATool)… …… ...... 68
3.2.2. Thiết kế bộ lọc theo phương pháp sử dụng các hàm chức năng: .. ....... 73
3.2.3. Thiết kế bộ lọc theo phương pháp sử dụng giao diện của
FDATool.............................................................................................:. 77
3.2.4. Phân tích một số cấu trúc của các hàm thông dụng
trong thiết kế bộ lọc: ………….....…………………… ……………... 83
3.3 Sự hỗ trợ thiết kế của EDA (phần mềm ISE): ………… ……… ….... . 85
Chương 4 : THIẾT KẾ BỘ LỌC TÍN HIỆU SỐ DẠNG FIR .…………........ 87
4.1 Kết cấu cho các kiểu lọc tần số dạng FIR:…………………………….... 87
4.1.1. Bộ lọc thông thấp lý tưởng…………………… ……………….. ....... 88
4.1.2. Bộ lọc thông cao lý tưởng……… .....……………………………..... 90
4.1.3. Bộ lọc dải thông lý tưởng…… ……………………… ……….. ......... 91
4.1.4. Bộ lọc dải chặn lý tưởng……………… ……………… ………......... 93
4.1.5 .Nhận xét……… ……………………………………… ………. ....... 95
4.2 Cấu hình tổng quát của bộ lọc FIR………………………………… ....... 92
4.3 Tổng hợp hệ thống theo phương pháp mô hình hoá đối tượng……. ..... 95
4.3.1. Giả thiết kỹ thuật………………………………………… …… ........ 95
4.3.2. Thiết kế bộ lọc số đáp ứng xung hữu hạn
theo phương pháp MBD........................................................................ 95
4.3.3.Hiện thực hoá và mã để hiện thực hoá ……………………………. ....105
4.3.4. Thử nghiệm và kiểm tra ................................................………..….....112
ĐÁNH GIÁ VÀ KẾT LUẬN…...…………………………………………....….114
1. Khả năng thực hiện và hướng phát triển của đề tài………………...….…….114
2. Khả năng áp dụng vào thực tiễn …………………………………….……....114
TÀI LI ỆU THAM KH ẢO………………………………………………… . …116
PHỤ LỤCLỜI CAM ĐOAN
tui xin cam đoan luận văn này là công trình nghiên cứu của riêng tôi.
Các số liệu, kết quả nêu trong luận văn là trung thực và chưa từng được ai
công bố trong bất kỳ công trình nghiên cứu nào khác./.
Tác giả luận văn
Trần Thanh Sơn
Ket-noi.com kho tai lieu mien phi Ket-noi.com kho tai lieu mien phiB¶ng c¸c ch÷ viÕt t¾t vμ ký hiÖu
Tõ viÕt t¾t NghÜa tiÕng Anh NghÜa tiÕng ViÖt
ABEL Advanced Boolean Expression
Language
Ng«n ng÷ diÔn t¶ ®¹i sè Bool
cao cÊp.
ADC Analog-to-Digital Converter Bé chuyÓn ®æi t−¬ng tù sè.
AIM Advanced Interconnect Matrix Ma trËn liªn kÕt cao cÊp .
ANSI American National Standards
Institute.
ViÖn tiªu chuÈn quèc gia Hoa
kú.
ASIC Application Specific IC IC øng dông chuyªn biÖt.
ASSP Application Specific Standard
Product
S¶n phÈm tiªu chuÈn øng
dông chuyªn biÖt.
ATE Automatic Test Equipment ThiÕt bÞ kiÓm tra tù ®éng.
CAD Computer Aided Design C«ng cô thiÕt kÕ ®−îc trî gióp
bëi m¸y tÝnh.
CAN Controller Area Network Bé ®iÒu khiÓn m¹ng khu vùc.
CBT Computer Based Training HuÊn luyÖn dùa trªn m¸y tÝnh.
CDMA Code Division Multiple Access Sù ph©n chia m· ®a truy cËp.
CE Clock Enable TÝn hiÖu cho phÐp Clock.
CLB Configurable Logic Block Khèi Logic cho phÐp ®Þnh cÊu
h×nh.
CLK Clock Signal TÝn hiÖu ®ång hå .
CICC Custom Integrated Circuits
Conference
Héi th¶o vÒ m¹ch tÝch hîp tuú
biÕn.
CMOS Complementary MOS C«ng nghÖ MOS c¶i tiÕn.
CPLD Complex Programmabe Logic
Device
ThiÕt bÞ logic cho phÐp lËp
tr×nh phøc t¹p.
CSP Chip Scale Packaging §ãng gãi theo kÝch th−íc
máng.
DCI Digitally Controlled Impedance Trë kh¸ng ®iÒu khiÓn ®−îc sè.DRAM Dynamic Random-Access Memory Bé nhí ®éng truy xuÊt ngÉu
nhiªn, cßn gäi lµ RAM ®éng
DCM Digital Clock Manager Bé qu¶n lý ®ång hå sè.
DCM Digital Control Managerment Gi¸m s¸t ®iÒu khiÓn sè.
DES Data Encryption Standard ChuÈn m· ho¸ d÷ liÖu.
DRC Design Rule Checker Bé kiÓm tra quy t¾c thiÕt kÕ
DSL Digital Subsciber Line §−êng thuª bao sè.
DSP Digital Signal Processor Bé xö lý tÝn hiÖu sè.
DTV Digital Television TruyÒn h×nh sè.
ECS Schematic Editor Bé so¹n th¶o s¬ ®å nguyªn lý .
EDA Electronic Design Automation HÖ tù ®éng thiÕt kÕ ®iÖn tö
EDIF Electronic Digital Interchange
Format.
§Þnh d¹ng trao ®æi ®iÖn tö sè.
EEPROM Electrically Erasable Programmable
Read-Only-Memory.
Bé nhí chØ ®äc lËp tr×nh vµ
xo¸ ®−îc b»ng ®iÖn
EMI Electromagnetic Interference. NhiÔu ®iÖn tõ tr−êng.
eSP emerging Standards and Protocols Sù n¶y sinh c¸c tiªu chuÈn vµ
giao thøc.
EPROM Erasable Programmable Read-OnlyMemory
Bé nhí chØ ®äc lËp tr×nh vµ
xo¸ ®−îc.
FPGA Field-Programmable Gate Array Ma trËn cæng lËp tr×nh ®−îc
theo hµng.
FAT File Allocation Table B¶ng cÊp ph¸t File.
FIFO First In First Out Vµo tr−íc ra tr−íc.
FIR Finite Impulse Respone (Filter) §¸p øng xung h÷u h¹n.
FIT Failures in Time Lçi thêi gian.
FSM Finite State Machine M¸y tr¹ng th¸i h÷u h¹n.
fMAX Frequency Maximum TÇn sè cùc ®¹i
GPS Global Positioning System HÖ thèng ®Þnh vÞ toµn cÇu.
GTL Gunning Transceiver Logic Bé dß t×m logic thu ph¸t
Ket-noi.com kho tai lieu mien phi Ket-noi.com kho tai lieu mien phiGTLP Gunning Tranceiver Logic Plus Bé dß t×m logic thu ph¸t c¶i
tiÕn.
GUI Graphical User Interface Giao tiÕp ®å ho¹ ng−êi dïng.
HSTL High Speed Tranceiver Logic Logic thu ph¸t tèc ®é cao.
HDL Hardware Description Language Ng«n ng÷ m« t¶ phÇn cøng
I/O Input and Output Vµo ra
IBIS I/O Buffer Information
Specification
Th«ng tin chi tiÕt bé ®Öm vµo
ra.
IEEE Institute of Electrical and Electronic
Engineers
HiÖp héi c¸c Kü s− §iÖn vµ
§iÖn tö
ILA Intergrated Logic Analyzer Bé ph©n tÝch logic ®−îc tÝch
hîp.
IOB Input Output Block Khèi vµo ra
IP Intellectual Property Së h÷u trÝ tuÖ.
IRLTM Internet Reconfigurable Logic §¬n vÞ logic cho phÐp ®Þnh
cÊu h×nh l¹i trªn m¹ng
Internet.
ISE Intergrated Software Enviroment M«i tr−êng phÇn mÒm ®−îc
tÝch hîp.
ISP In System Programming LËp tr×nh trong hÖ thèng.
JEDEC Joint Electron Device Enginnering
Council
HiÖp héi khoa häc thiÕt bÞ
®iÖn tö ghÐp nèi.
JTAG Joint Test Advisory Group Nhãm t− vÊn kiÓm tra ghÐp
nèi.
LAN Local Area Network M¹ng côc bé.
LEC Logic Equivalence Checker Bé kiÓm tra logic t−¬ng ®−¬ng
LMG Logic Modeling Group Nhãm mÉu Logic.
LUT Look Up Table B¶ng tra hay bé t¹o hµm logic
LVCMOS Low Voltage Complementary Metal
Oxide Semiconductor
Líp b¸n dÉn oxit kim lo¹i bæ
xung ®iÖn ¸p thÊp.LVDS Low Voltage Differential Signaling TÝn hiÖu vi sai ®iÖn ¸p thÊp
LVDSEXT Low Voltage Differential signaling
Extension
TÝn hiÖu vi sai ®iÖn ¸p thÊp
më réng.
LVPECL Low Voltage Positive Emitter
Coupled Logic
Logic phèi ghÐp Emiter d−¬ng
®iÖn ¸p thÊp.
LVTTL Low Voltage Transitor To Transitor
Logic
Logic Transitor ®iÖn ¸p thÊp.
MAC Multiply and Accumulate Bé nh©n vµ tÝch luü
MAN Metropolitan Area Network M¹ng néi thÞ
MUX Multiplexer Bé chän kªnh
MOS Metal-Oxide-Silicon Kim lo¹i-Oxit-Silic
NGC Native Generic Compiler Bé biªn dÞch c¸c tÝnh chÊt
chung tù nhiªn
OE Output Enable Cho phÐp ®Çu ra
OTP One Time Programmable Cho phÐp lËp tr×nh mét lÇn
PACE Pinout and Area Constraints Editor Bé so¹n th¶o g¸n vïng c¸c
ch©n ra.
PAL Programmable Array Logic Logic m¶ng lËp tr×nh ®−îc
PCB Printed Circuit Board B¶ng m¹ch in.
PCI Peripheral Component Interconnect Liªn kÕt phÇn tö ngo¹i vi.
PCMCIA Personal Computer Memory Card
International Association
HiÖp héi quèc gia vÒ thÎ nhí
m¸y tÝnh c¸c nh©n.
PLA Programmable Logic Array M¶ng logic lËp tr×nh ®−îc
PLD Programmable Logic Device ThiÕt bÞ logic lËp tr×nh ®−îc
PPGA Plastic Pin-Grid Array KiÓu ®ãng gãi h×nh ch÷ nhËt,
hai hµng ch©n, b»ng chÊt dÎo
tæng hîp
PROM Programmable Read-Only-Memory Bé nhí chØ ®äc lËp tr×nh ®−îc
RAM Random-Access Memory Bé nhí truy xuÊt ngÉu nhiªn
ROM Read Only Memory Bé nhí chØ ®äc
Ket-noi.com kho tai lieu mien phi Ket-noi.com kho tai lieu mien phiSRAM Static Random-Access Memory Bé nhí tÜnh truy xuÊt ngÉu
nhiªn - cßn gäi lµ RAM tÜnh
SRL16 Shift Register LUT Bé dÞch LUT lµ ph−¬ng ph¸p
thay thÕ cho mçi bé t¹o chøc
n¨ng, mµ mçi bé nµy lµ mét
bé phËn cña CLB. Ph−¬ng
ph¸p nµy cho phÐp t¨ng sè
Flip-Flop lªn 16.
SSTL Stub Series Terminated Transceiver
Logic
§iÓm kÕt thóc ®Çu cuèi cña
bé thu ph¸t logic.
Tpd Time of Propagation Delay
(Through the Device )
Thêi gian gi÷ chËm ®−êng
truyÒn .
UCF User Constraints File File r»ng buéc ng−êi dïng.
VCCO Voltage Current Controlled
Oscillator
ChuyÓn ®æi ®iÖn ¸p dßng ®iÖn
®−îc ®iÒu khiÓn b»ng bé dao
®éng.
VFM Variable Function Multiplexer Bé chän kªnh cho phÐp biÕn
®æi.
VREF Voltage Reference §iÖn ¸p tham chiÕu.
VSS Visual Software Solution Gi¶i ph¸p phÇn mÒm ¶o
VHDL VHSIC Hardware Description
Language
Ng«n ng÷ m« t¶ phÇn cøng
cña m¹ch tÝch hîp tèc ®é rÊt
cao
VHSIC Very High Speed Integrated Circuits M¹ch tÝch hîp tèc ®é rÊt cao
WPU Weak Pull Up Bé treo tÝn hiÖu ë møc yÕu
XCITE Xilinx Controlled Impedance
Technology
Kü thuËt ®iÒu khiÓn trë kh¸ng
cña Xilinx
XST Xilinx Synthesis Technology Kü thuËt tæng hîp cña Xilinx
ZIA Zero Power Interconnect Array M¶ng c¸c ®−êng kÕt nèi
nguån kh«ng.Ket-noi.com kho tai lieu mien phi Ket-noi.com kho tai lieu mien phi4
CHƯƠNG 1
TỔNG QUAN VỀ TÍN HIỆU VÀ CHỌN LỌC TÍN HIỆU
Chương một trình bày các khái niệm cơ bản về tín hiệu và hệ xử lý tín hiệu
nói chung, cũng như tín hiệu số và hệ xử lý số nói riêng, các cách biểu diễn tín hiệu
số và hệ xử lý số, phương pháp biến đổi tín hiệu tương tự sang tín hiệu số và ngược
lại, phương pháp phân tích và xử lý hệ thống số. Nó là chương bổ trợ về mặt lý
thuyết cũng như chỉ ra vị trí của bộ lọc số trong hệ thống xử lý tín hiệu số, Nó là cơ
sở và là tiền đề cho các chương sau này. .
1.1. Tín hiệu tương tự (Analog) và tín hiệu số (Digital).
1.1.1.Khái niệm, phân loại tín hiệu và hệ xử lý tín hiệu
Để xác định đối tượng và phạm vi nghiên cứu của lĩnh vực xử lý tín hiệu số,
trước hết cần nắm được các khái niệm và thuật ngữ cơ bản về tín hiệu và các hệ xử
lý tín hiệu.
1.1.1.1. Khái niệm và phân loại tín hiệu:
1. Khái niệm về tín hiệu : Tín hiệu là một dạng vật chất có một đại lượng
vật lý được biến đổi theo quy luật của tin tức.
Có nhiều loại tín hiệu khác nhau, ví dụ như các tín hiệu âm thanh, ánh sáng,
sóng âm, sóng điện từ, tín hiệu điện ...vv... Mỗi lĩnh vực kỹ thuật thường sử dụng
một số loại tín hiệu nhất định. Trong các lĩnh vực có ứng dụng kỹ thuật điện tử,
người ta thường sử dụng tín hiệu điện và sóng điện từ, với đại lượng mang tin tức
có thể là điện áp, dòng điện, tần số hay góc pha. Mỗi loại tín hiệu khác nhau có
những tham số đặc trưng riêng, tuy nhiên tất cả các loại tín hiệu đều có các tham số
cơ bản là độ lớn (giá trị), năng lượng và công suất, chính các tham số đó nói lên bản
chất vật chất của tín hiệu . Tín hiệu được biểu diễn dưới dạng hàm của biến thời
gian x(t), hay hàm của biến tần số X(f) hay X(ω).
2. Phân loại tín hiệu: Theo dạng của biến thời gian t và giá trị hàm số x(t),
người ta phân loại tín hiệu như sau :
* Tín hiệu liên tục x(t) là tín hiệu có biến thời gian t liên tục.5
Tín hiệu liên tục xác định liên tục theo thời gian, với giá trị hàm số có thể biến
thiên liên tục hay được lượng tử hóa, và có thể tồn tại các điểm gián đoạn loại một
hay loại hai.
Trên hình 1.1a là đồ thị của tín hiệu liên tục có giá trị liên tục. Trên hình 1.1b là
đồ thị của tín hiệu liên tục có giá trị lượng tử hóa từ tín hiệu trên hình 1.1a. Trên
hình 1.1c là đồ thị của tín hiệu liên tục có giá trị gián đoạn loại một.
* Tín hiệu rời rạc x(nT) là tín hiệu có biến thời gian gián đoạn t = nT.
Tín hiệu rời rạc chỉ xác định ở những thời điểm gián đoạn t = nT, không xác
định trong các khoảng thời gian ở giữa hai điểm gián đoạn.
Có thể biến đổi tín hiệu liên tục x(t) thành tín hiệu rời rạc x(nT), quá trình đó
được gọi là rời rạc hóa tín hiệu liên tục. Định lý lấy mẫu là cơ sở để thực hiện rời
rạc hóa tín hiệu liên tục mà không làm thay đổi thông tin mang trong nó. Quá trình
rời rạc hóa tín hiệu liên tục còn được gọi là quá trình lấy mẫu.
Trên hình 1.2a là đồ thị của tín hiệu rời rạc có giá trị liên tục (có thể nhận giá trị
bất kỳ tại mỗi thời điểm rời rạc). Trên hình 1.2b là tín hiệu rời rạc có giá trị được
lượng tử hóa từ tín hiệu trên hình 1.2a
ĐÁNH GIÁ VÀ KẾT LUẬN
1. Khả năng thực hiện và hướng phát triển của đề tài:
Qua quá trình thực hiện đề tài: “ Thiết kế bộ lọc tín hiệu số trên công nghệ
FPGA với công cụ Matlab + EDA của Xilinx ”, từ việc nghiên cứu lý thuyết cơ sở
về bộ lọc số, hệ thống xử lý tín hiệu số, đến việc tìm hiểu về sự trợ giúp của Matlab
và EDA,chúng ta đã đưa ra được phương pháp thiết kế mô hình hoá đối tượng
( Model Based Design ) viết tắt là MBD. Qua phương pháp này nó giúp người thiết
kế giảm thiểu công sức và thời gian thiết kế, nâng cao hiệu quả kinh tế, và một điều
quan trọng hơn nữa là thiết kế của chúng ta mang tính mềm dẻo cao, sẵn sàng đáp
ứng được yêu cầu kỹ thuật mới của công nghệ.
Chúng ta đã thực hiện thành công bộ lọc FIR theo phương pháp thiết kế của
MBD, Cấu hình đã được tải xuống Board Spartan-3_xc3s200 đã chạy và được kiểm
tra bằng các thiết bị thực tế.
Qua nghiên cứu về bộ lọc số (đây là một vấn đề lớn), Chúng ta đương nhiên
nắm được phương pháp điều chế tín hiệu số (điều biên số), chuyển phổ tần trong xử
lý tín hiệu số, giải điều chế tín hiệu số.v.v. Do thời gian có hạn ta chỉ đưa ra phương
thức giải điều chế tín hiệu điều biên số ( bằng kết quả cuối ) để minh chứng cho
điều nói trên.
2. Khả năng áp dụng vào thực tiễn:
Với phương pháp thiết kế theo mô hình (MBD) ta có thể áp dụng để thiết kế
các thiết bị điện tử số, Ngoài việc áp dụng sự phát mã VHD của các phần mềm (ở
luận văn này là sự phát mã của Matlab, một số phần mềm khác cũng có khả năng
này) chúng ta còn có thể khai thác các lõi (core) được viết sẵn theo mục tiêu của
khối chức năng, vì vậy người thiết kế chỉ việc tổng hợp các khối này theo mục tiêu
kỹ thuật của thiết bị, công việc này đơn giản song mang lại hiệu quả kinh tế cao
( ta đã phân tích vấn đề này trong luận văn).115
Board Spartan-3_xc3s200 chỉ phù hợp cho các thiết kế nhỏ vì dung lượng
Cell,cổng hệ thống và số lượng bộ nhân là hạn chế, dùng nó để thiết kế các bộ lọc là
không phù hợp. Ta có thể sử dụng board Spartan-3_xc3s5000 để thiết kế các bộ lọc
số và các khối chức năng khác cho thiết bị điện tử số.Ngôn ngữ viết cho Spartan-
3_xc3s5000 với chức năng bộ lọc ta có thể tham khảo ở phụ lục trong luận văn này.
Thiết kế theo phương pháp mô hình hoá đối tượng “Model Based Design” _
MBD được đề cập trong luận văn này là một vấn đề lớn mang tính tổng quát cao,
Chúng ta phải nghiên cứu nhiều lĩnh vực từ “Cơ sở xử lý tín hiệu và điều khiển số”
đến các ngôn ngữ phần mềm “ Matlab_Simulịnk “ phần mềm “Webpack_ISE ”,
tham khảo rất nhiều trang WEB mà có đề cập đến phương pháp thiết kế này, ngoài
ra để tổng hợp thiết kế một cách chắc chắn ta cũng cần nghiên cứu đến kết cấu cứng
của các board trong họ Spartan-3 của Xilinx.
Do Drive thay đổi chính sách, nên một số link cũ yêu cầu duyệt download. các bạn chỉ cần làm theo hướng dẫn.
Password giải nén nếu cần: ket-noi.com | Bấm trực tiếp vào Link để tải:
You must be registered for see links
Last edited by a moderator: